**KOCAELİ ÜNİVERSİTESİ**
**FEN BİLİMLERİ ENSTİTÜSÜ**

**ELEKTRİK MÜHENDİSLİĞİ ANABİLİM DALI**

**DOKTORA TEZİ**

# FİBONACCİ DİZİLİMLİ ASİMETRİK BESLEMELİ TEK FAZLI ÇOK SEVİYELİ EVİRİCİ UYGULAMASI

**ABDÜLVEHHAB KAZDALOĞLU**

**KOCAELİ 2018**

**KOCAELİ ÜNİVERSİTESİ**

**FEN BİLİMLERİ ENSTİTÜSÜ**

**ELEKTRİK MÜHENDİSLİĞİ**

**ANABİLİM DALI**

**DOKTORA TEZİ**

# FİBONACCİ DİZİLİMLİ ASİMETRİK BESLEMELİ TEK FAZLI ÇOK SEVİYELİ EVİRİCİ UYGULAMASI

**ABDÜLVEHHAB KAZDALOĞLU**

| | | |
|---|---|---|
| **Prof. Dr. Bekir ÇAKIR** | | |
| **Danışman,** | **Kocaeli Üniv.** | ..... |
| **Prof. Dr. Engin ÖZDEMİR** | | |
| **Jüri Üyesi,** | **Kocaeli Üniv.** | ..... |
| **Dr. Öğr. Üyesi Sabri ÇAMUR** | | |
| **Jüri Üyesi,** | **Kocaeli Üniv.** | ..... |
| **Prof. Dr. Abdülkadir BALIKÇI** | | |
| **Jüri Üyesi,** | **Gebze Teknik Üniv.** | ..... |
| **Dr. Öğr. Üyesi Mustafa NİL** | | |
| **Jüri Üyesi,** | **Manisa Celal Bayar Üniv.** | ..... |

**Tezin Savunulduğu Tarih: 09.07.2018**

## ÖNSÖZ VE TEŞEKKÜR

Eviriciler, doğru Akımı alternatif akıma çevirmede kullanılan güç elektroniği devreleridir. Günümüzde bir çok uygulamada değişik yapılarda eviriciler kullanılmaktadır. Eviriciler, giriş gerilim seviyelerine göre, kullanılan elemanlara göre, çıkış gerilim Seviyelerine göre adlandırılan çeşitleri vardır. Yenilenebilir enerji kaynaklarının kullanımının yaygınlaşması ile eviriciler üzerinde yapılan çalışmalar da artmaktadır. Evricilerde Seviye sayısı arttıkça Çıkış gerilimi Sinüs formuna yaklaşmakta buda harmonik değerinin azalmasını sağlamaktadır. Bu çalışmada çok Seviyeli eviriciler için yeni bir besleme gerilimleri dizisi önerilmiş ve yeni bir anahtarlama algoritması önerilerek, toplam harmonik bozulum değeri düşük, farklı giriş gerilimlerinde çalışabilen, yeni bir evirici tasarlanması amaçlanmıştır.

Bu amaçla başladığım tez çalışmalarımda bana fikirleri, önerileri ile destek olup beni yönlendiren danışman hocam Prof. Dr. Bekir ÇAKIR'a, tezin başından sonuçlanana kadar her aşamasında bana katkı sağlayan değerli hocalarım Prof. Dr. Engin ÖZDEMİR'e ve Dr. Öğr. Üyesi Sabri ÇAMUR'a, tez çalışması esnasında zorlandığım anlarda yardımını esirgemeyen hocalarım Dr. Öğr. Üyesi Tarık ERFİDAN'a, Dr. Öğr. Üyesi M. Zeki BİLGİN'e, Dr. Öğr. Üyesi Ersoy BEŞER'e, tüm bölüm hocalarıma ve asistan arkadaşlarıma, tezin düzenlenmesi ve teslimi sırasında yardımını esirgemeyen Öğr. Gör. Yusuf YAĞCI'ya, tüm eğitim hayatım boyunca bana hep destek olan dualarını hep yanımda hissettiğim, değerlilerim Anneme ve Babama, hayatımı paylaştığım değerli eşim ve biricik kızıma teşekkür ederim.

Haziran -2018 Abdülvehhab KAZDALOĞLU

## İÇİNDEKİLER

ÖNSÖZ VE TEŞEKKÜR ..... i
İÇİNDEKİLER ..... ii
ŞEKİLLER DİZİNİ ..... iv
TABLOLAR DİZİNİ ..... ix
SİMGELER VE KISALTMALAR DİZİNİ ..... x
ÖZET ..... xii
ABSTRACT ..... xiii
GİRİŞ ..... 1
1. ÇOK SEVİYELİ EVİRİCİLER (ÇSE) ..... 3
1.1. ÇSEler İçin Önerilen Yeni Topolojiler ..... 4
1.1.1. Karışık Seviyeli Hibrit ÇSE ..... 4
1.1.2. Asimetrik Hibrit ÇSE ..... 5
1.1.3. Yumuşak anahtarlamalı ÇSE ..... 7
1.1.4.Anahtarlama Elemanı Sayısını Azaltmak İçin Önerilen Yeni Topolojiler ..... 8
1.2. Şebeke Bağlantılı Eviriciler ..... 15
2. ÇOK SEVİYELİ EVİRİCİ SİMÜLASYONLARI VE KARŞILAŞTIRMALARI ..... 18
2.1. Toplam Harmonik Bozulumu (THB) Değerlerini Hesaplama Yöntemi ..... 19
2.2. Anahtarlama Elemanı Sayısı Azaltılmış Eviriciler ..... 20
2.2.1. Topoloji 1 ..... 20
2.2.2. Topoloji 2 ..... 24
2.2.3. Topoloji 3 ..... 28
2.2.4. Topoloji 4 ..... 32
2.3. Topolojilerin Karşılaştırma Sonucu ..... 36
3. ASİMETRİK BESLEMELİ ÇOK SEVİYELİ EVİRİCİ ..... 38
3.1. Fibonacci Sayı Dizisi (Altın oran-/Kutsal Oran/ İlahi Oran) ..... 38
3.2. Asimetrik Beslemeli Eviriclerde Fibonacci Diziliminin Kullanılması ..... 40
3.3. Asimetrik Besleme Durumu İçin Devre Çıkışında Gerilim Seviyelerinin Oluşumu ..... 41
3.4. Asimetrik Beslemeli ÇSE İçin Anahtarlama (Sürelerinin) Açılarının Belirlenmesi ..... 43
3.4.1. Asimetrik beslemeli ÇSE'de SDGM için anahtarlama (sürelerinin) açılarının belirlenmesi ..... 47
3.4.2. Önerilen SDGM anahtarlama tekniği ..... 48
4. ASİMETRİK BESLEMELİ ÇSE TASARIMI ..... 57
4.1. Güç Devresi Elemanlarının Seçimi ..... 57
4.1.1.IGBT Modülü seçimi (MITSUBISHI IGBT MODULES CM150DY-24A) ..... 58
4.1.2. IGBT Sürücü devresi seçimi ..... 59
4.1.3. Bastırma kondansatörü ..... 60
4.2. Çok Seviyeli Eviricinin Kontrol Devresi Tasarımı ..... 61
4.2.1. dSPACE ile control edilen 1 fazlı 9 Seviyeli evirici uygulaması ..... 61

4.2.2. Mikrodenetleyici PIC 18F452 kontrol edilen 1 fazlı 9 Seviyeli evirici uygulaması ..... 70
4.2.2.1. PIC 18F452 kontrol edilen 1 fazlı 15 seviyeli evirici uygulaması ..... 73
4.2.2.2. Şebekeye paralel çalışma ..... 78
4.2.3. ARM işlemci STM32F4 ile 15 Seviyeli evirici kontrolü ..... 80
4.2.3.1. Asimetrik besleme Fibonacci 1-1-2-3 dizilimli DGM li ..... 84
4.2.3.2. Asimetrik besleme Fibonacci 1-1-2-3 dizilimli SDGM li ..... 85
5. BULGULAR VE TARTIŞMA ..... 91
6. SONUÇLAR VE ÖNERİLER ..... 93
KAYNAKLAR ..... 96
KİŞİSEL YAYINLAR VE ESERLER ..... 101
ÖZGEÇMİŞ ..... 103

## ŞEKİLLER DİZİNİ

Şekil 1.1. 3 Seviye İçin ÇSE Topolojileri (A) Diyot Kenetlemeli (Dk) ÇSE (B) Kondansatörlü (Fk) ÇSE (C) Kaskat H-Köprü (Khk) ÇSE ..... 3
Şekil 1.2. Karışık Seviye Hibrit Evirici Devre Şekli ..... 5
Şekil 1.3. Farklı Gerilim Seviyeli Asimetrik Hibrit Kaskad Evirici Hücre ..... 6
Şekil 1.4. Farklı Anahtarlama Frekansları Kullanılan Asimetrik Hibrit Kaskad Evirici Devre ..... 6
Şekil 1.5. 3 Fazlı Ah-ÇSE Lerin Tek Faz Devreleri: (A) Diyot Kenetleme (Dk)-ÇSE Ve Kaskat H-Köprü (Khk)-ÇSE, (B) Flying Kapasitör (Fk)-ÇSE Ve Khk-ÇSE (C) Ah-Khk-ÇSE ..... 7
Şekil 1.6. Sıfır Gerilimde Anahtarlama Yapan Kondansatörlü Evirici Devresi ..... 8
Şekil 1.7. Anahtarlama Elemanı Sayısı Azaltılmış 7 Seviyeli Evirici ..... 9
Şekil 1.8. FV Sistemler İçin Önerilen Farklı Bir ÇSE Devresi ..... 10
Şekil 1.9. Anahtarlama Elemanı Sayısını Azaltmak İçin Önerilen Çift Yönlü Anahtarlama Elemanlı Topoloji ..... 10
Şekil 2.1. Anahtarlama Elemanı Sayısı Azaltılmış Çok Seviyeli Evirici Topolojisi ..... 21
Şekil 2.2. Omik Yükte Simetrik Beslemeli Evirici Çıkışındaki 7 Seviyeli Gerilim Ve Akım Dalga Şekli R (38Ω) ..... 21
Şekil 2.3. THB Analizi Sonucu ..... 22
Şekil 2.4. Omik-Endüktif Yükte Simetrik Beslemeli Evirici Çıkışındaki 7 Seviyeli Gerilim ve Akım Dalga Şekli (R = 38Ω, L = 28mh) ..... 22
Şekil 2.5. THB Analizi Sonucu ..... 22
Şekil 2.6. Omik Yükte Asimetrik Beslemeli Evirici Çıkışındaki 7 Seviyeli Gerilim Ve Akım Dalga Şekli R (38Ω) ..... 23
Şekil 2.7. THB Analizi Sonucu ..... 23
Şekil 2.8. Omik Endüktif Yükte Asimetrik Beslemeli Evirici Çıkışındaki 7 Seviyeli Gerilim Ve Akım Dalga Şekli (R = 38Ω, L = 28mh) ..... 23
Şekil 2.9. THB Analizi Sonucu ..... 24
Şekil 2.10. Simetrik Beslemeli ÇSE Devresi ..... 25
Şekil 2.11. Omik Yükte Simetrik Beslemeli Evirici Çıkışındaki 7 Seviyeli Gerilim ve Akım Dalga Şekli R (38Ω) ..... 25
Şekil 2.12. THB Analizi Sonucu ..... 26
Şekil 2.13. Omik Endüktıf Yükte Simetrik Beslemeli Evirici Çıkışındaki 7 Seviyeli Gerilim ve Akım Dalga Şekli (R = 38Ω, L = 28mh) ..... 26
Şekil 2.14. THB Analizi Sonucu ..... 26
Şekil 2.15. Omik Yükte Asimetrik Beslemeli Evirici Çıkışındaki 7 Seviyeli Gerilim ve Akım Dalga Şekli R (38Ω) ..... 27
Şekil 2.16. THB Analizi Sonucu ..... 27

Şekil 2.17. Omik Endüktif Yükte Asimetrik Beslemeli Evirici Çıkışındaki 7 Seviyeli Gerilim ve Akım Dalga Şekli (R = 38Ω, L = 28mh) ..... 27
Şekil 2.18. THB Analizi Sonucu ..... 28
Şekil 2.19. Simetrik ve Asimetrik Besleme İçin Uygun ÇSE Devresi ..... 29
Şekil 2.20. Omik Yükte Simetrik Beslemeli Evirici Çıkışındaki 7 Seviyeli Gerilim Dalga Şekli R (38Ω) ..... 29
Şekil 2.21. THB Analizi Sonucu ..... 30
Şekil 2.22. Omik-Endüktif Yükte Simetrik Beslemeli Evirici Çıkışındaki 7 Seviyeli Gerilim Dalga Şekli (R = 38Ω, L = 28mh) ..... 30
Şekil 2.23. THB Analizi Sonucu ..... 30
Şekil 2.24. Omik Yükte Asimetrik Beslemeli Evirici Çıkışındaki 15 Seviyeli Gerilim Dalga Şekli R (38Ω) ..... 31
Şekil 2.25. THB Analizi Sonucu ..... 31
Şekil 2.26. Omik-Endüktif Yükte Asimetrik Beslemeli Evirici Çıkışındaki 15 Seviyeli Gerilim Dalga Şekli (R = 38Ω, L = 28mh) ..... 31
Şekil 2.27. THB Analizi Sonucu ..... 32
Şekil 2.28. Paralel Diyotlu ÇSE Devresi ..... 32
Şekıl 2.29. Omik Yükte Simetrik Beslemeli Diyotlu Evirici Çıkışındaki 7 Seviyeli Gerilim Dalga Şekli R (38Ω) ..... 33
Şekil 2.30. THB Analizi Sonucu ..... 33
Şekıl 2.31. Omik-Endüktif Yükte Simetrik Beslemeli Diyotlu Evirici Çıkışındaki 7 Seviyeli Gerilim Dalga Şekli (R = 38Ω, L = 28mh) ..... 33
Şekil 2.32. Akım THB Analizi Sonucu ..... 34
Şekil 2.33. Gerilim THB Analizi Sonucu ..... 34
Şekil 2.34. Omik Yükte Asimetrik Beslemeli Diyotlu Evirici Çıkışındaki 15 Seviyeli Gerilim Dalga Şekli R (38Ω) ..... 35
Şekil 2.35. THB Analizi Sonucu ..... 35
Şekil 2.36. Omik-Endüktif Yükte Asimetrik Beslemeli Diyotlu Evirici Çıkışındaki 15 Seviyeli Gerilim Dalga Şekli (R = 38Ω, L = 28mh) ..... 35
Şekil 2.37. Akım THB Analizi Sonucu ..... 36
Şekil 2.38. Gerilim THB Analizi Sonucu ..... 36
Şekil 3.1. İnsan Vücudunda İlahi Oran ..... 40
Şekil 3.2. Mimaride Altın Oran (Selimiye Camii- Antik Yunan Partenon Tapınağı) ..... 40
Şekil 3.3. Fibonacci Sayıları Kullanılarak Elde Edilen Asimetrik Beslemeli ÇSE ..... 41
Şekil 3.4. Asimetrik Beslemeli Evirici Çıkışında Oluşan Gerilim Seviyeleri ..... 42
Şekil 3.4. (Devamı) Asimetrik Beslemeli Evirici Çıkışında Oluşan Gerilim Seviyeleri ..... 43
Şekil 3.5. Anahtarlama Elemanlarının Sürme Açıları ..... 44
Şekil 3.6. IGBT Anahtarlama Süreleri İçin Uygulanan Algoritmanin Prensip Şeması ..... 45
Şekil 3.7. Seviye Modülü IGBT Anahtarlama Algoritmasının Uygulama Bloğu ..... 46

Şekil 3.8. Polarite Modülü IGBT Anahtarlama Algoritmasının Uygulama Bloğu ..... 46
Şekil 3.9. SDGM Eklenmeden Oluşan Anahtarlama Zamanları ..... 47
Şekil 3.10. Klasik Yöntemde 15 Seviyeli Bir ÇSE İçin Oluşturulan SDGM Sinyalleri ..... 49
Şekil 3.11. SDGM Sinyallerini Elde Etmek İçin Matlab'ta Oluşturulan Sistem ..... 49
Şekil 3.12. (A) 15 Seviyeli ÇSE İçin Kesitlenmiş Sinüs Dalga Şekli, (B) 15 Seviyeli ÇSE İçin Elde Edilen Referans Dalga Şekli ..... 50
Şekil 3.13. 15 Seviyeli ÇSE 10khz Üçgen Dalga ve Referans Sinyal Karşılaştırması ($M_i$=1) ..... 50
Şekil 3.14. 15 Seviyeli ÇSE 10khz Üçgen Dalga ve Referans Sinyal Karşılaştırması ($M_i$=0,8) ..... 50
Şekil 3.15. SDGM İçin Elde Edilen Anahtarlama Sinyalleri (0-180°) ..... 51
Şekil 3.16. SDGM İçin Elde Edilen Anahtarlama Sinyalleri (0-90° ..... 51
Şekil 3.17. 15 Seviyeli ÇSE'ye Ait Matlab/Simulink Benzetim Devresi ..... 51
Şekil 3.18. Seviye Modülüne Ait Anahtarlama Sinyalleri ..... 52
Şekil 3.19. Polarite Modülüne Ait Anahtarlama Sinyalleri ..... 52
Şekil 3.20. SDGM Modülü IGBT'leri İçin Anahtarlama Sinyalleri ..... 53
Şekil 3.21. 1.Seviye Modülü IGBT'leri İçin Anahtarlama Sinyalleri ..... 53
Şekil 3.22. 2.Seviye Modülü IGBT'leri İçin Anahtarlama Sinyalleri ..... 53
Şekil 3.23. 3.Seviye Modülü IGBT'leri İçin Anahtarlama Sinyalleri ..... 53
Şekil 3.24. 15 Seviyeli SDGM Uygulamalı ÇSE'nin Çıkış Gerilim Dalga Şekli ..... 54
Şekil 3.25. 15 Seviyeli SDGM Uygulamalı ÇSE'nin Çıkış Gerilim (0-180°) Dalga Şekli ..... 54
Şekil 3.26. 15 Seviyeli SDGM Uygulamalı ÇSE'nin Çıkış Gerilim (0-90°) Dalga Şekli ..... 54
Şekil 3.27. Gerilim THB Analizi Sonucu ..... 55
Şekil 3.28. Akım THB Analizi Sonucu ..... 55
Şekil 3.29. 15 Seviyeli (1-1,02-1,99-3,01) SDGM Uygulamalı ÇSE'nin Çıkış Gerilim Dalga Şekli ..... 55
Şekil 3.30. (1-1,02-1,99-3,01) SDGM Uygulamalı ÇSE İçin THB Analizi Sonucu ..... 56
Şekil 4.1. Sürücü Devresi Yarım Köprü Çalışması İçin Örnek Durum ..... 60
Şekil 4.2. Boşta Çalışmada Cr Kondansatörünün IGBT Üzerinden Deşarji Durumunda Geçen Akım Değişimleri ..... 61
Şekil 4.3. 9 Seviyeli Evirici İçin dSPACE Tabanlı Kontrol Geliştirme Blok Diyagramı ..... 62
Şekil 4.4. Bir Fazlı 9 Seviyeli Evirici Devre Şeması ..... 63
Şekil 4.5. Uygulama Devresinin Blok Devreler Halinde Gösterimi ..... 64
Şekil 4.6. 9 Seviyeli Evirici İçin dSPACE Kontrol Devresi ..... 64
Şekil 4.7. 9 Seviyeli Evirici Uygulama Devresi ..... 65
Şekil 4.8. 9 Seviyeli Evirici Devresi Güç Kaynakları, Doğrultucu Devresi ve Güç Devresi ..... 66

Şekil 4.9. dSPACE'ten Elde Edilen Anahtarlama Sinyalleri ..... 66
Şekil 4.10. Seviye Belirleme Modülü İçin Elde Edilen Anahtarlama Sinyalleri ..... 67
Şekil 4.11. Polarite Belirleme Modülü İçin Elde Edilen Anahtarlama Sinyalleri ..... 67
Şekil 4.12. 9 Seviyeli Evirici İçin Benzetim Sonucu DGM 10 Khz ..... 68
Şekil 4.13. Evirici Akım ve Gerilim Dalga Şekilleri-1 DGM 10 Khz ..... 68
Şekil 4.14. Evirici Akım ve Gerilim Dalga Şekilleri-2 DGM 10 Khz ..... 69
Şekil 4.15. Evirici Akım ve Gerilim Dalga Şekli (1 Periyot) ..... 69
Şekil 4.16. 9 Seviyeli Evirici Uygulama Devresi ..... 70
Şekil 4.17. Seviye Belirleme Modülü İçin IGBT Sürme Sinyalleri ..... 71
Şekil 4.18. Polarite Modülü İçin IGBT Sürme Sinyalleri ..... 71
Şekil 4.19. Seviyeli Evirici Gerilim Dalga Şekli ..... 72
Şekil 4.20. 9 Seviyeli Evirici Gerilim Ve Akım Dalga Şekli ..... 72
Şekil 4.21. DGM Modülüne Gelen Anahtarlama Sinyalleri (5 Khz) ..... 73
Şekil 4.22. DGM Modülüne Gelen Anahtarlama Sinyalleri Ayrık Halde ..... 74
Şekil 4.23. V Seviye Modülüne Gelen Anahtarlama Sinyalleri ..... 74
Şekil 4.24. 2V Seviye Modülüne Gelen Anahtarlama Sinyalleri ..... 75
Şekil 4.25. 3V Seviye Modülüne Gelen Anahtarlama Sinyalleri ..... 75
Şekil 4.26. 1-1-2-3 (5-5-10-15) İçin Saf Omik (R) Yükünde R=38 Ohm $V_{THB}$=$I_{THB}$=%7,07 ..... 76
Şekil 4.27. THB Analiz Sonucu ..... 76
Şekil 4.28. Omik- Endüktif Yükte R=38ohm L=28mh ..... 77
Şekil 4.29. 0-180̊ Arası Gerilim Dalga Şekli ..... 77
Şekil 4.30. 0-180̊ Arası Gerilim ve Akım Dalga Şekli ..... 78
Şekil 4.31. THB Analiz Sonucu ..... 78
Şekil 4.32. Sıfır Geçiş Devresi Çıkışındaki Gerilim Dalga Şekilleri ..... 79
Şekil 4.33. Şebekeyle Paralel Çalışma ve Sıfır Geçiş Sinyali (1-2-4 Durumu ) ..... 79
Şekil 4.34. Şebekeyle Paralel Çalışma (1-1-2-3 Durumu ) ..... 80
Şekil 4.35. STM32F4 Discovery Deney Kiti ..... 81
Şekil 4.36. Anahtarlama Sinyalleri İçin Elde Edilen Matlab/Simulink Modeli ..... 83
Şekil 4.37. STM32F4 İle Kontrol Edilen Uygulama Devresi ..... 83
Şekil 4.38. 1-1-2-3 (5-5-10-15) İçin Saf Omik (R) Yükünde R=38 Ohm ($V_{THB}$=$I_{THB}$=%6,62) ..... 84
Şekil 4.39. Evirici THB Analiz Sonucu ..... 84
Şekil 4.40. Omik- Endüktif Yükte R=38ohm L=28mh ($V_{THB}$= %9,5 $I_{THB}$=% 1,98) ..... 85
Şekil 4.41. Evirici THB Analiz Sonucu ..... 85
Şekil 4.42. SDGM Modülüne Gelen Anahtarlama Sinyalleri (10 Khz) ..... 86
Şekil 4.43. 1 Katsayılı Modüle Gelen Anahtarlama Sinyalleri (500 Hz) ..... 86
Şekil 4.44. 2 Katsayılı Modüle Gelen Anahtarlama Sinyalleri (300 Hz) ..... 86
Şekil 4.45. 3 Katsayılı Modüle Gelen Anahtarlama Sinyalleri (100 Hz) ..... 87
Şekil 4.46. 1-1-2-3 (5-5-10-15) İçin Saf Omik (R) Yükünde R=38 Ohm ($V_{THB}$= $I_{THB}$ %5,80-8,62) ..... 87
Şekil 4.47. THB Analiz Sonucu (Max. Değer) ..... 88

Şekil 4.48. THB Analiz Sonucu (Min Değer)..... 88
Şekil 4.49. Omik- Endüktif Yükte R=38ohm L=28mh ..... 89
Şekil 4.50. SDGM li Çok Seviyeli Evirici Uygulama Devresi (0-180°) ..... 89
Şekil 4.51. Akım THB Analiz Sonucu ..... 90
Şekil 4.52. Akım THB Analiz Sonucu (Min Değer)..... 90

**TABLOLAR DİZİNİ**

Tablo 1.1. Şebekeye bağlı eviriciler için önemli olan standartlar ..... 16
Tablo 1.2. IEEE 929 standartlarına göre şebekeden ayrılma durumları ve zamanları ..... 17
Tablo 2.1. Asimetrik besleme durumu için anahtarlama elemanlarının iletim durumları ..... 28
Tablo 2.2. Anahtarlama elemanı sayısı azaltılmış eviricilerin karşılaştırılması ..... 37
Tablo 4.1. Yarı iletken elemanlarının bazı özelliklerine göre iyiden kötüye doğru sıralaması ..... 57
Tablo 4.1. (Devamı) Yarı iletken elemanlarının bazı özelliklerine göre iyiden kötüye doğru sıralaması ..... 58
Tablo 4.2. IGBT için karakteristik değerler ..... 58
Tablo 4.3. IGBT için elektriksel değerler ..... 59

## SİMGELER VE KISALTMALAR DİZİNİ

| | |
|---|---|
| $n$ | : Harmonik Mertebesi (1, 2 … n) |
| $t$ | : Zaman |
| $\omega_o$ | : Açısal Hız |
| $a_o$ | : Sabit Terim |
| $a_n$, $b_n$ | : Fonksiyonun Harmonik Bileşen Katsayıları |
| $C_n$ | : Fonksiyonun Harmonik Katsayısı |
| $V_R$ | : Sinüs Dalgasının Tepe Değeri |
| $V_C$ | : Üçgen Taşıyıcı Dalganın Tepe ;Değeri |
| $M_i$ | : Modülasyon İndeksi |
| $f_s$ | : Üçgen Taşıyıcı Dalga Frekansı |
| $f_m$ | : Referans Dalga Frekansı |
| $M_o$ | : Modülasyon Oranı |
| $V_{CES}$ | : Kollektör-Emiter Gerilimi |
| $V_{GES}$ | : Gate-Emiter Gerilimi |
| $I_C$ | : Kollektör Akımı |
| $I_{Cmax}$ | : Kollektör Akımı(Anlık) |
| $I_E$ | : Emiter Akımı |
| $I_{Emax}$ | : Emiter Akımı(Anlık) |
| $T_J$ | : Jonksiyon sıcaklığı |
| $I_{CES}$ | : Kollektör kesme Akımı |
| $V_{GE(th)}$ | : Gate-emiter eşik gerilimi |
| $I_{GES}$ | : Gate sızıntı Akımı |
| $V_{CE(sat)}$ | : Kollektör-emiter doyma gerilimi |
| $t_{d(on)}$ | : Açma gecikme zamanı |
| $t_r$ | : Açma yükselme zamanı |
| $t_{d(off)}$ | : Kapama gecikme zamanı |
| $t_f$ | : Kapama düşme zamanı |

### Kısaltmalar

| | |
|---|---|
| ÇSE | : Çok Seviyeli Evirici |
| DA | : Doğru Akım |
| MGNİ | : Maksimum Güç Noktası İzleyici |
| AA | : Alternatif Akım |
| EMI | : Elektromanyetik Girişim |
| AH | : Asimetrik Hibrit |
| DGM | : Darbe Genişlik Modülasyonu |
| IGBT | : Insulated Gate Bipolar Transistor |
| GTO | : Gate Turn-Off Thyristor |
| THB | : Toplam Harmonik Bozulum |
| DK | : Diyot Kenetlemeli |
| KHK | : Kaskat H-Köprü |

| | |
|---|---|
| FK | : Flying Kapasitör |
| ARCP | : Yardımcı Rezonans Komütasyon Kutuplu |
| ZVT | : Zero Voltage Transmisson (Sıfır Gerilimde İletim) |
| SDGM | : Sinüsoidal Darbe Genişlik Modülasyonu |
| FV | : Fotovoltaik |
| DSP | : Digital Signal Processing (Dijital Sinyal İşleme) |
| LQR | : Lineer Kuadratik Regülatör |
| UVDGM | : Uzay Vektör Darbe Genişlik Modülasyonu |
| SHB-DGM | : Seçmeli Harmonik Bastırmalı Darbe Genişlik Modülasyonu |
| NPC | : Neutral Point Clamped (Nötr Noktası Kenetli) |
| MNP | : Multi Neutral Point (Çoklu Nötr Noktası) |
| $V_{THB}$ | : Gerilimdeki Harmonik Bozulum Değeri |
| $I_{THB}$ | : Akımdaki Harmonik Bozulum Değeri |
| ZVS | : Zero Voltage Switching (Sıfır Gerilimde Anahtarlama) |
| RTI | : Real-Time Interface |

## FİBONACCİ DİZİLİMLİ ASİMETRİK BESLEMELİ TEK FAZLI ÇOK SEVİYELİ EVİRİCİ UYGULAMASI


## ÖZET

Yenilenebilir enerji kaynaklarının kullanımının yaygınlaşması ile çok seviyeli eviriciler üzerine yapılan çalışmalarda yoğunlaşmıştır. Çok seviyeli eviricilerin; çıkış geriliminin mümkün olduğunca sinus formuna yakın olması dolayısıyla da harmonik bozulum değerlerinin minimum olması istenir. Evirici Çıkışındaki toplam harmonik bozulum değerlerini IEEE standart aralığında minimize etmek üzere yapılan bu çalışmada, düşük maliyetli, kolay uygulanabilirliği olan, uzun ömürlü, değişebilen giriş gerilimi ve güç değerlerinde dahi yüksek verimde çalışabilen çok seviyeli eviriciler geliştirilmesi hedeflenmiştir. çok seviyeli eviricilerin devre yapıları kadar kontrol yöntemleri de önemlidir. Bu çalışmada, farklı bir topoloji ve yeni bir kontrol yöntemi sunulmuştur. Evirici devrenin kontrolünde, Sinüsoidal darbe genişlik modülasyonu tekniği kullanılmıştır. Anahtarlama sinyallerinin üretiminde, seviye sayısına bağlı olarak referans sinüs sinyali belirli aralıklara bölünmüş, 1 taşıyıcı sinyal ve 1 bölünmüş sinüsoidal sinyal ile sinüsodal darbe genişlik modülasyonu anahtarlama sinyalleri üretilmiştir. Evirici girişinde gerilim kaynak seviyeleri için ise literatürdeki dizilimlerden farklı olarak Fibonacci sayı dizisi kullanılmıştır. Önerilen evirici devresinde $I_{THD}$ değerinin, aynı yük durumunda eşit seviyedeki çok seviyeli evirici devrelere göre en düşük değerleri aldığı, $I_{THD}$ değerinin yaklaşık 10 kat azaldığı görülmüştür.



**Anahtar Kelimeler:** Asimetrik Besleme, Çok Seviyeli Evirici, Sinüsoidal Darbe Genişlik Modülasyonu, Toplam Harmonik Bozulum.

**FIBONACCI ARRAY ASYMMETRIC FEED SINGLE PHASE MULTI-LEVEL INVERTER APPLICATION**


## ABSTRACT

It focuses on the use of renewable energy sources and on studies on multi-level inverters. Multi-level inverters; it is desirable that the output voltage is as close as possible to the sinusoidal form so that the harmonic distortion values are minimum. In this study, which is designed to minimize the total harmonic distortion values at the inverter output at the IEEE standard range, it is aimed to develop multilevel inverters that can operate at low cost, easy to apply, long life, variable input voltage and power efficiency. Control methods of multi-level inverters as well as circuit structures are also important. In this study, a different topology and a new control method are presented. Sinusoidal pulse width modulation technique is used to control the evacuation system. In the generation of switching signals, sinusoidal pulse width modulation signaling signals are generated with 1 carrier signal and 1 split sinusoidal signal, divided by specific intervals of the reference sinus signal depending on the number of levels. Fibonacci number sequence is used for voltage source levels at the input of the inverter, unlike in the literature. It is seen that in the proposed inverter circuit, the $I_{THD}$ value is about 10 times lower than the $I_{THD}$ value, which is the lowest value of the same level multi-level inverter circuits at the same load.



**Keywords:** Asymmetric Feed, Multilevel Inverter, Sinusoidal Pulse Width Modulation, Total Harmonic Distortion.

# GİRİŞ

Teknolojinin ilerlemesi ve hayat standartlarının yükselmesi ile birlikte elektrik enerjisi tüketimi de artmıştır. Yakın geçmişe kadar elektrik enerjisi üretimi sadece fosil yakıtlar Kullanılarak yapılıyordu. Fosil yakıtlardan enerji üretimi çevresel sorunları da beraberinde getiriyordu. Yenilenebilir enerji kaynaklarının enerji üretimi pastasında yavaş yavaş yer almasıyla birlikte temiz enerji kavramı da aranan bir özellik olarak karşımıza çıkmaya başladı. Yenilenebilir enerjinin kullanımını kısıtlayan en büyük engellerden biri ise, bu kaynaklardan üretilen enerjinin mevcut sisteme aktarılması sorunudur. Yenilenebilir enerji kaynaklarından enerji maksimum verimde üretilecek ve bu üretilen enerji şebekeye aktarılacak, işte gelişen teknoloji ile birlikte güncel Çalışmalar bu yönde yoğunlaşmaktadır.

Rüzgar ve güneş, ilk aklımıza gelen yenilenebilir enerji kaynaklarıdır. Rüzgar türbinleri, kullanılan generatör çeşidine göre şebekeyle sorunsuz çalışabilecek ve çıkışında AA olacak yapıda dizayn edilebilirler. Güneş panelleri ise, tasarımları dolayısıyla Çıkışı DA olduğundan evirici devre olmaksızın şebekeye bağlanamazlar.

Güneş panelinden elde edilen enerjinin verimi söz konusu olduğunda; bir çok değişkeni ayrı ayrı değerlendirmek gerekmektedir. Güneş panellerinin verimi (kullanılabilir paneller için %30 lar civarındadır), güneş panellerinden maksimum verimi elde etmek içim tasarlanan maksimum güç noktası izleyicinin (MGNİ) verimi, elde edilen enerjiyi DA/AA çeviren eviricinin verimi gibi sistemde kullanılan tüm birimlerin verimleri, sistem verimini belirlemektedir.


Sistemin verimini artırmak için bu birimlerden birinin veya birkaçının verimini artırmak gerekmektedir. Güneş panellerinin verimi üretim kalitesiyle alakalı olduğundan sistem tasarlayıcısı güneş paneli verimine müdahale edememektedir. Ama diğer birimlerin verimi için değişik uygulamalar yapılarak sistem için en uygun kombinasyon elde edilebilir.

Günümüz şebeke sistemi gözönüne alındığında, güneş enerjisinden elektrik enerjisi üretiminin en önemli parçalarından biri evirici devrelerdir. Güneş panellerinin şebekeyle uyumlu olarak çalışabilmesi için uygun eviricilerin tasarlanması gereklidir.

Son yıllarda çok Seviyeli eviricler üzerinde yoğun Çalışmalar yapılmakta ve eviricilerin kontrolünde kullanılan yöntemler incelenmektedir. Yapılan Çalışmalar göstemiştir ki değişik topolojilerle anahtarlama elemanı sayısı azaltılarak kayıplar azaltılıp verim artırılmaya çalışılırken, anahtarlamada kullanılan kontrol yöntemlerini de dikkate almak gerekmektedir [1]. Ayrıca verimin artırılması için; Seviyeyi otomatik olarak belirleyen kontrol yazılımlarının geliştirilmesi, daha kaliteli anahtarlama elemanlarının kullanılması ve daha uygun sönümleme devrelerinin kullanılması gerekmektedir [2]. Bu durumda yapılacak Çalışmada evirici topolojisi ile birlikte kontrol yöntemi üzerinde de araştırmalar yapılmalı ve literatürdeki uygulamaların verimlerini artıracak Çalışmalar incelenmelidir. Bu Çalışmada, düşük maliyetli, kolay uygulanabilirliği olan, değişen güç ve gerilim değerlerinde bile yüksek verimle çalışan, Çıkışında harmonik bozulum değerleri ilgili standartları sağlayan çok Seviyeli eviriciler (ÇSE) geliştirilmesi hedeflenmiştir.

# 1. ÇOK SEVİYELİ EVİRİCİLER (ÇSE)

Eviriciler Seviye sayısına göre bir ve çok Seviyeli eviriciler olarak adlandırılabilir. Üç Seviyeden çok seviyeye sahip eviricilere genel olarak çok Seviyeli evirici (ÇSE) denir. ÇSE'ler yüksek güçlü uygulamalarda ve düşük harmonik bozulum gerektiren hassas yük uygulamalarında tercih edilmektedir. Ayrıca, düşük elektromanyetik girişime (EMI) sahip olmaları ve düşük frekanslarda kontrollerinin kolay olması ÇSE'lerin kullanımını artırmıştır. ÇSE'lerde Seviye sayısı arttıkça çıkış gerilim ve Akımlarında harmonik bileşenleri azalmaktadır [3,4]. Şekil 1'de çok kullanılan 3 Seviyeli evirici topolojileri gösterilmiştir.




Şekil 1.1. 3 Seviye için ÇSE topolojileri (a) Diyot Kenetlemeli (DK) ÇSE (b) Kondansatörlü (FK) ÇSE (c) Kaskat H-Köprü (KHK) ÇSE

Diyot kenetlemeli eviricilerde istenilen DA giriş gerilim Seviyelerini elde etmek için, Seviye sayısı dikkate alınarak, bara gerilimi kapasitelerle bölünür. Giriş gerilim Seviyelerinin anahtarlanması ile Çıkışta basamak yada merdiven diye adlandırılan dalga şeklinde bir gerilim fonksiyonu elde edilir. Gerilim Seviyelerinin artırılması ile Çıkış gerilimi sinüsoidal forma yaklaştırılabilir bu sayade daha hassas yüklerin beslenmesi yapılabilir. N-Seviyeli bir eviricide anahtarlama elemanı sayısı $n^3$ ile ifade edilir. Seviye sayısına bağlı olarak kontrol devresi de karmaşıklaşacaktır. Diyot kenetlemeli eviriciler genelde temel frekans uygulamalarında verimlidir [4].

Kondansatörlü ÇSE devresinde ise, çıkış gerilim Seviyesi, kondansatörlerin gerilimlerinin anahtarlanması ile elde edilir. Anahtarlama Elemanlarının iletim-kesim

durumlarına göre gerilim seviyeleri değişim gösterir. Kondansatörlü eviriciler ile diyot kenetlemeli eviriciler karşlaştırıldığında, kondansatörlü eviricilerde m Seviyeli bir evirici için (m-1) adet ana kondansatöre ihtiyaç vardır. Yine bunun yanında (m-1).(m- 2)/2 adet yardımcı kondansatör kullanılması gerekmektedir. Seviye sayısının artması ile kontrol zorlaşır. Kontrol zorluğuna rağmen bu topolojinin avantajı, çıkışta filtreye gerek duyulmamasıdır. Dezavantajı ise, Seviye sayısına bağlı olarak kondansatör sayısının artması, kondansatörlerin şarj ve deşarj gerilimlerini kontrol etmenin zor olması, denetimi zorlaştırır. Ayrıca Seviyeye bağlı olarak, çok sayıda kondansatör kullanılması maliyetin artırmasına sebep olmaktadır [5].

Kaskad ÇSE topolojisi, H-köprü modüllerin birbirine eklenmesi ise elde edilmiştir. Bu toplojide modülllerin gerilim seviyeleri eşit değerde seçilebileceği gibi farklı değerde de seçilebilir. Bu durum Simetrik besleme-asimetrik besleme olarak adlandırılır. Gerilim Seviyelerinin farklı seçilmesi durumunda Çıkış gerilim Seviyeside yükselir. Bu durumda devrede aynı sayıda anahtarlama elemanı kullanılarak daha yüksek Seviyeli evirici yapılmış olur. Asimetrik beslemeli eviricilerin avantajı; farklı tipte (Güneş paneli, akü vs) DA kaynakları ile kullanılabilmeleridir. Asimetrik eviriciler bu özelliğinden dolayı güneş enerji sistemlerinde tercih edilmektedir [5].


Çok bilinen evirici toplolojilerinden türetilen yeni topolojiler mevcuttur. Bunlar mevcut topolojilerin kombinasyonları veya türevleridir. Literatürde aynı isimle anılan fakat farklı devre tiplerine sahip eviricilerde vardır. Ayrıca literatürde yeni tip eviriciler olarak adlandırılan anahtarlama sayısı Azaltılmış farklı devre yapılarında eviricilerden bahsedilmektedir.

## 1.1. ÇSEler İçin Önerilen Yeni Topolojiler

### 1.1.1. Karışık Seviyeli Hibrit ÇSE

Yüksek güçlü ve yüksek gerilim gerektiren yüklerde çok katlı tam-köprü kaskat evirici seçilmesi daha uygundur. Bunun nedeni farklı DA kaynak sayısını azaltmaktır. 9 seviyeli bir kaskad eviricinin her bir fazı için 4 farklı kaynak, dolayısıyla 3 faz için 12 DA kaynağı gerekmektedir. Üç Seviyeli evirici, tam köprü hücre ile değiştirildiğinde her bir hücre için gerilim Seviyesi iki katına çıkacaktır. Böylece, faz başına sadece 2


farklı DA kaynak kullanılarak aynı 9 gerilim Seviyesine ulaşmak mümkün olacaktır. 9 Seviyeli kaskad evirici 3 Seviyeli kapasite kenetlemeli evirici hücreleri birleştirilerek gerçekleştirilmiştir. Burada kondansatörlü evirici yerine diyot kenetlemeli evirici de kullanılabilir [5]. Şekil 1.2'de 3 Seviyeli diyot kenetlemeli evirici kaskad bağlanarak oluşturulan karışık Seviye hibrit evirici devre şekli verilmiştir.




Şekil 1.2. Karışık Seviye hibrit evirici devre şekli


### 1.1.2. Asimetrik Hibrit ÇSE

Genellikle kaskad eviricinin her bir katmanındaki gerilim Seviyeleri eşit olarak ayarlanır. Ancak katmanların her birine farklı gerilim seviyeside uygulanabilir. Bu durumda yeni yapıdaki eviriciler, Asimetrik Hibrit (AH) ÇSE olarak adlandırılır. Gerilim düzeyi için bir sınırlama yoktur tamamen DA kaynak sayısına bağlı olarak değişik seçimler yapılabilir. Bu durum harmonik eleminasyonu açısından önemli bir avantajdır. şekil 1.3'de örnek bir asimetrik hibrit kaskad evirici devresi görülmektedir [5].




Şekil 1.3. Farklı gerilim seviyeli asimetrik hibrit kaskad evirici hücre

Bu devrede her bir hücrenin kontrolü farklı yöntemle yapılabilir. Örneğin bir hücrenin kontrolü yüksek frekanslı Darbe Genişlik Modulasyonu (DGM) ile yapılırken diğeri düşük frekanslı DGM Kullanılarak bu yapılabilir. Şekil 1.4'te buna örnek bir uygulama gösterilmiştir. Hatta her bir hücredeki anahtarlama elemanları farklı tipte seçilebilir. Burada, üst tarafta yüksek frekansta anahtarlama yapan IGBT, alt hücre içinde düşük frekanslarda kullanılan GTO kullanılabilir [5].





Şekil 1.4. Farklı anahtarlama frekansları kullanılan asimetrik hibrit kaskad evirici devre

DA kaynak sayısını azaltmak için başka topolojilerde kurgulanabilir. Temel topolojilerden ikisinin hibritlenmesi ile yeni bir topoloji elde edilebilir. Böylece farklı topolojilerin avantajlı yönleri tek bir topolojide birleştirilmiş olur. Bu durumda Çıkış gerilimi dalga şeklini sinus formuna yaklaştırılabilir ve dalga üzerindeki harmonik etkisi Azaltılmış olur. Hibrit ÇSE'nin her bir hücresi için farklı gerilimler ve farklı anahtarlama frekansları Kullanılarak evirici verimi artırılıp toplam harmonik bozulum (THB) değerleri istenilen sınırlar içerisine çekilebilir.

DGM stratejileri ile, hibrit evirici devreler Kullanılarak yüksek güçlü hücreleri düşük frekansta anahtarlama, düşük güç hücreleri de yüksek frekansta anahtarlama sayesinde daha yüksek verim elde ettiği ileri sürülmüştür [5].

7 Seviye için kaskat bağlı AH-ÇSE topolojileri Şekil 1.5'te verilmiştir [4].





Şekil 1.5. 3 fazlı AH-ÇSE lerin tek faz devreleri: (a) Diyot kenetleme (DK)-ÇSE ve Kaskat H-Köprü (KHK)-ÇSE, (b) Flying kapasitör (FK)-ÇSE ve KHK-ÇSE (c) AH-KHK-ÇSE

DK-ÇSE basit bir devre yapısına sahiptir fakat motor sürücü uygulamaları gibi yükler için ek olarak büyük bir LC filtresi kullanılmalıdır. Filtre gereksinimini ortadan kaldırmak için Hibrit FK-ÇSE devresi tercih edilebilir. Fakat bu durumda da devre tasarım maliyeti artmakta ve harmonik içeriğinde de artışlar olmaktadır. AH-KHK-ÇSE için de şekil 5c'de görüldüğü gibi IGBT ve GTO Kullanılarak farklı frekanslarda anahtarlama yapan hücreler oluşturulmuştur [4-5].

Asimetrik ÇSE'ler anahtarlama elemanı sayısını artırmadan çıkış gerilimindeki harmonik bileşenleri en aza indirebildikleri için tercih edilmektedirler. Ayrıca H-ÇSE'ler kullanıcının tercihlerine göre esnek ve güvenilirliği yüksek devrelerdir [4-5].

### 1.1.3. Yumuşak anahtarlamalı ÇSE


ÇSE'lerde Seviye sayısına bağlı olarak anahtarlamanın neden olduğu kayıpları azaltmak ve devrenin verimini artırmak için yumuşak anahtarlama yöntemleri kullanılabilir. Sıfır anahtarlama Akımı mümkün olsa da literatürde yardımcı rezonans komütasyon kutuplu (ARCP) sıfır gerilim anahtarlama devreleri daha çoktur. Birleştirilmiş endüktans ile birlikte sıfır gerilimde iletim (ZVT) ve ARCP çiftli-endüktans ZVT teknikleri, birleştirilmiş kondansatör kenetli üç seviyeli evirici blok diyagramı şekil 1.6'da gösterilmektedir [5].




Şekil 1.6. Sıfır gerilimde anahtarlama yapan kondansatörlü evirici devresi


### 1.1.4. Anahtarlama Elemanı Sayısını Azaltmak İçin Önerilen Yeni Topolojiler

ÇSE'lerin en büyük sorunlarından Seviyeye bağlı olarak artan anahtarlama elemanı sayısı ve bu elemanların kontrol edilmesinin zorluğudur. Bu nedenle ÇSE'lerde, anahtarlama elemanı sayısını azaltmaya yönelik bir çok Çalışma yapılmıştır. Bu Çalışmaların birinde de gerilim ters çeviren (gerilim dönüştüren) adı verilen yeni bir devre önerilmiştir. Bu devre topolojisi iki bölümden oluşmakta ve birinci modül çıkış gerilim seviye sayısını belirlerken diğer bölüm ise AA Çıkışının alternansını(polaritesini) belirler. Dolayısıyla birinci modül yüksek frekanslarda anahtarlama yaparken ikinci modül ise düşük frekansta (şebeke frekansının yarısında) anahtarlama yapmaktadır. Bu önerilen topolojinin kontrol yönteminde oldukça basit bir SDGM uygulamasıyla kontrol edilebildiği gösterilmiştir. 2 taşıyıcı dalga sinyali Kullanılarak 5 Seviyeli bir ÇSE elde edilmiştir. Kullanılan anahtarlama elamanı sayısı ve devredeki tüm elemanların sayısı bakımından bilinen devre topolojileriyle karşılaştırıldığında 5 ve üzeri Seviyeler için diğer topolojilere göre daha az eleman Kullanılarak daha çok Seviye elde edilebildiği gösterilmiştir [6].





Şekil 1.7. Anahtarlama elemanı sayısı Azaltılmış 7 Seviyeli evirici

Devredeki anahtarlama elemanlarını azaltarak sistemi basitleştirmek amacıyla yapılan bir Çalışmada, tek fazlı ÇSE içeren bir şebekeye bağlı Fotovoltaik (FV) sistem önerilmiştir. Önerilen sistem, FV diziler ve tek fazlı ÇSE yapılarından oluşmaktadır ve şekil 1.8'de devre şeması görülmektedir. Burada farklı bir evirici devre ve bu eviricinin kontrolü için yeni bir algoritma önerilmiştir. Kontrol Algoritmasının ve önerilen sistemin Çalışması açıklanmıştır. Önerilen sistemin Çalışması, benzetimler ve deneysel Çalışma ile doğrulanmıştır. Bu devre ile evirici Seviyesinin isteğe göre artırılabileceği bu sayede istenilen Çıkış dalga şeklinde gerilim üretebileceği gösterilmiştir. Ayrıca anahtarlama yönteminin oldukça basit olduğu, FV sistemler için gerekli olan Maksimum Güç Noktası İzleyici (MGNİ) algoritmasına gerek duyulmadığı ve önerilen yöntemin bunu kendisinin yapabildiği Pratik Çalışma ile ispatlanmıştır [7].




Şekil 1.8. FV sistemler için önerilen farklı bir ÇSE devresi [7]

Anahtarlama elemanı sayısını azaltmaya yönelik bir başka Çalışmada yeni bir topoloji önerilmiştir. Bu topolojide orta kol üzerinde çift yönlü anahtarlama elemanı Kullanılarak gerilimin tutulup akımın akması sağlanarak Omik-endüktif yük durumunda oluşacak bozulma önlenmiştir [8].




Şekil 1.9. Anahtarlama elemanı sayısını azaltmak için önerilen çift yönlü anahtarlama elemanlı topoloji [8]

Literatürde daha farklı topolojiler ve bu topolojilere yönelik değişik uygulamalarda mevcuttur. Evirici devreler uygulama alanlarına göre geliştirilebilir ve değiştirilebilir devrelerdir. Literatürde, DA gerilim kaynağının tipi, evirme işleminden sonra evirici Çıkışındaki gerilim dalga şekli, harmonik bileşenlerin büyüklüğü gibi değişkenlerin durumuna göre bir çok farklı uygulama yapılmıştır.

Kim ve Enjeti ise, aktif filtrelemede eviricileri kullanmışlar, şebeke kompanzasyonu için yüksek gerilim düşük frekanslı IGBT'li bir evirici ile düşük gerilim yüksek frekanslı mosfetli bir eviriciyi birlikte kullanarak Akım harmonik kompanzasyonu sağlamışlardır [9].

Leslie tarafından da, aktif filtre fonksiyonu olan, FV sistemler için şebeke bağlantılı evirici tasarımı, yüksek lisans tezi olarak incelenmiştir [10].

ÇSE sistemlerinin matematiksel modellemeleri ile ilgili, Erica Twinning ve Holmes çeşitli çalışmalar yapmışlardır [11].

Sistemi Modelleme konusunda çok yararlı kaynaklardan biri de, Dell'Aquila'nın yapmış olduğu çalışmalardır. Her ne kadar, Çalışma çok Seviyeli bir doğrultucu sisteminin matematiksel modellemesi olsa da, ÇSE sisteminde model oluşturulurken fikir vermesi açısından kullanılmıştır [12].

İleri düzeyde, eviricilerin performans analizlerini yapabilme için ise, Sanchis tarafından 15 kW'lık bir FV emülatörü devresi gerçekleştirilmiştir. Bu çalışmada devre, ilk önce gerçek bir FV sistemlerine bağlanmakta, buradan içindeki elektronik yük yardımıyla V/I karakteristiğini çıkarılmakta ve veri olarak saklanmaktadır. Gerçekte devre, bir DA-DA konverter devresinden ibarettir. Devre, 500 V 30 A'e kadar FV sistemleri, çeşitli hava koşullarının benzetimunu yaparak farklı DA Çıkışları verebilecek şekilde tasarlanmıştır. Böylece, farklı koşullarda evirici Çalışmaları denenebilmektedir. Evirici testi yanında, eviricinin MPP algoritmasının karakteri tespit edilebilir ve evirici performans, verim ölçümleri yapılabilmektedir. Sistem dijital sinyal işlemcili (DSP) bir kontrol kartı ile Akım ve gerilim çıkışlarının ayrı ayrı kontrol edilmesiyle Çalışmaktadır. Gerekirse, en iyi sistem bağlantı şeklini de hesaplayabilmektedir. Fakat sistem, 6 FV ile sınırlandırılmıştır. En iyi performans için, 6 FV' yi hangi şekilde bağlamak gerektiği otomatik olarak verilmektedir [13].

Ralp Teichmann ve Steffen Bernet, üç Seviyeli eviriciler ile iki Seviyeli eviricileri düşük gerilim sürücü ve şebeke uygulamaları için karşılaştırmıştır [14].

Salvador Alepuz ve arkadaşları yenilenebilir enerji kaynaklarının üç fazlı evirici Kullanılarak şebekeye bağlanmasında yeni bir yaklaşım önermişlerdir. Çalışmalarında 1 KW gücünde prototip üç fazlı üç Seviyeli nötr noktası bağlantılı evirici kullanmışlardır. Sistem denetleyicisi ise çok değişkenli lineer-kuadratik regülatör (LQR) denetim tekniğine dayanmaktadır. Yine Çalışmada denetleyici hesaplamaları için hat anahtarlama fonksiyonları kullanılarak detaylı bir sistem modeli geliştirtmiştir [15].

Tuncer ve arkadaşlarının yaptıkları ÇSEler İçin Sabit V/F Özellikli Bir Uzay Vektör DGM (UVDGM) Algoritması konulu Çalışmada 5-Seviyeli kaskad evirici için değişken genlikte ve frekansta yeni bir UVDGM algoritması sunulmuştur. Matlab/simulink ortamında oluşturulan bloklar ile gerçekleştirilen UVDGM algoritması sonucunda elde edilen benzetim sonuçları deneysel sonuçlarla birlikte

incelenmiştir. dSPACE'in ControlDesk yazılımı Kullanılarak sonuçlar alınarak kaydedilmiştir. Hem Benzetim sonuçlarında hemde deneysel sonuçlarda evirici Çıkış gerilimi sinüsoidal dalga şekline oldukça yakın bir şekilde çıkmıştır. Seviyesi sayısının artırılması ile çıkış geriliminin sinüsoidal forma daha da yakın olacağı, ve dolayısıyla da gerilim dalga şeklindeki harmonik bileşenlerin azalacağı belirtilmiştir [16].

Thorsten Bulo ve arkadaşları, şebekeye bağlı FV sistemler için üç fazlı evirici yapılarını karşılaştırmıştır [17].

Sergio Busquets-Monge ve arkadaşları, her bir FV panelinin Çalışma gerilimini bağımsız olarak denetleyebilecek yeni bir denetim ve DGM şeması önermişlerdir. Bu çalışmalarında çok Seviyeli diyot tutmalı evirici kullanılmışlardır. Geleneksel iki Seviyeli evirici sistemi ile karşılaştırıldığında, önerilen sistem yapısı maksimum güç kazanımı, anahtarlama Elemanlarının gerilim seviyelerinin azalmasını (buna bağlı olarak cihaz performans karakteristiğindeki iyileşmeyi), çıkış gerilimindeki bozunumun azalmasını ve sistem veriminin artmasını sağlamıştır [18].

2008 yılında Daher, Schimid ve Autunes ada tipi fotovoltaik sistemler için ÇSE topolojileri üzerine bir Çalışma yapmışlardır. Bu Çalışmada hangi topolojinin daha verimli ve sağlam olabileceği araştırılmıştır. Multiwinding transformer topoloji ile en yüksek verim ve sağlamlık yakalanmıştır. Örnek olarak, 3 kVA bir prototip, uygulamada en yüksek olarak %96.0 verim elde edilmiştir [19].

Çolak ve arkadaşlarının 2008 yılında yaptığı Çalışmada, ÇSElerin kontrolünde kullanılan bir çok yöntem ve algoritma incelenmiştir. Anahtarlama elemanı sayısı az olan topolojilerin daha verimli çalıştığı düşünülse de, anahtarlama Elemanlarının sürmede kullanılan kontrol yönteminin de çok önemli olduğu belirtilmiştir. ÇSE'lerin kontrolünde kullanılan darbe genişlik modülasyonunun farklı bir çok uygulaması vardır. Bunlardan en çok kullanlanı da Sinüsoidal Darbe Genişlik Modülasyonu'dur (SDGM). SDGM genelde harmonik bileşenleri yok etmede yeterli olmayabilir. SDGM nin harmonik bastırmadaki eksiklerini giderebilmek için Seçmeli harmonik bastırmalı DGM (SHB-DGM) yöntemi önerilmiştir. Fakat SHB-DGM de, gerekli olan matematiksel iterasyonlar için, başlangıç değerlerinin tahmin edilemesi sorunu en büyük sorundur. Bu probleminden dolayı SHB-DGM yöntemi de uygulamada istenilen başarıyı yakalayamamaktadır. SDGM ve SHB-DGM yöntemlerinden başka

DGM yöntemleri de vardır. Bunların içerisinde en etkin kullanılanı ise UVDGM yöntemidir. UVDGM yönteminde vektör eksenleri üzerinden çalışılmaktadır. Referans gerilimin uzay vektör düzleminde oluşan sektörlerde dönüşü ile Çıkış gerilimini elde edilmektedir. Yerleşme sürelerinin önceden hesaplanarak işlemciye aktarılarak UVDGM yöntemi uygulanabilir. Bu durumda yükte olacak değişimlerde sistem buna cevap veremeyecektir. Vektör ve yerleşme sürelerinin önceden hesaplanıp okutulması yerine, anlık hesaplama algoritması geliştirilerek bu sorun ortadan kaldırılmış olacaktır [20].

2009 yılında E. Özdemir ve arkadaşları 6 Seviyeli bir ÇSE kullanarak temel frekans anahtarlama yöntemi ile tek başına elektrik üretimi sistemi geliştirilmiştir. Düşük anahtarlama frekansında yüksek harmonik başarımı sağlanmaktadır [21].

2009 yılında yapılan bir Çalışmada ÇSElerde evirici Çıkış gerilimi üzerinde taşıyıcı dalga şekli değişimlerinin etkileri incelenmiştir. Farklı genlikte ve frekansta çeşitli taşıyıcı dalga şekilleri oluşturularak, referans sinüzoidal işaretler ile karşılaştırılır ve anahtarlama elemanlarını kontrol eden DGM sinaylleri üretilir. Yöntemi test edebilmek için 5-Seviyeli evirici devre tasarlanmıştır. dSPACE firmasının DS1103 denetleyici kartı ve yazılımları Kullanılarak evirici kontrolü için gerekli olan sinyaller üretilmiştir. Önerilen SDGM yöntemi benzetim sonuçları ve uygulama devresi üzerinden test edilmiştir. Harmonik bileşenlerinin düşük olması ve akım-gerilim dalga şekillerinin sinüsodale yakın çıkması yöntemin başarılı olduğunu göstermektedir. Bu yöntemin hibrid yapıdaki evirici devrelerde kullanılabileceği belirtilmiştir [22].

Asker ve arkadaşları, SDGM İle UVDGM Yöntemlerinin Karşılaştırmalı İncelemesi başlıklı Çalışmalarında, Doğal ve Düzenli Örneklemeli SDGM ile UVDGM yöntemleri incelenmiştir. Üç fazlı gerilim kaynaklı bir evirici devresinin Çıkışına yük olarak Omik-endüktif yük bağlanmış ve iki farklı DGM yönteminin benzetimleri Simulink ortamında yapılmıştır. Değişik frekanslar değerlerinde hem lineer hem de aşırı modülasyon bölgesi için benzetimler yapılmıştır. Sonuçlar karşılaştırmalı olarak verilerek bu iki yöntem değerlendirilmiştir. Yapılan Çalışma sonunda lineer bölge için SDGM yöntemlerinde oluşan harmoniklerin UVDGM ye göre daha az olduğu fakat genliğinin daha yüksek olduğu görülmüştür. Harmonik içerik olarak, asimetrik örneklemeli SDGM yönteminin diğer SDGM yöntemlerinden daha başarılı olduğu

belirtilmiştir. UVDGM yönteminin uygulanmasında gerekli olan matematiksel işlemlerin çokluğu ve karmaşıklığı, yöntemin dezavantajı olarak belirtilmiştir [23].

2009 yılında Sefa ve arkadaşları yenilenebilir enerji kaynakları için üç fazlı şebeke etkileşimli evirici konulu bir Çalışma yapmışlardır. Bu Çalışmada, yenilenebilir enerji kaynaklarında kullanılmak üzere şebeke ile birlikte çalışan, PI Akım kontrol yöntemi ile kontrol edilen gerilim kaynaklı üç fazlı evirici tasarlanmıştır. Referans Akımın oluşturulmasında, faz kilitleme döngüsü olarak şebeke geriliminin faz ve frekans bilgisi kullanılmıştır. Evirici, hat frekanslı bir transformatör üzerinden şebekeye bağlanmış, böylece çıkış geriliminin şebeke gerilimine uyarlanması kolaylaştırılmıştır. Ayrıca, DA enerjinin şebekeye aktarılmasını önlemek için elektriksel yalıtım sağlanmıştır. MATLAB/Simulink ortamında yapılan benzetim sonuçları, devrenin şebeke frekansında ve harmonik bileşenler açısından da standart değerlerde çalıştığını göstermiştir [24].

2010 yılında Cecati, Ciancetta ve Siano fotovoltaik sistemler için ÇSEnin bulanık mantık kontrolü hakkında Çalışma yapmışlardır. Bu Çalışmada fotovoltaik sistemler için tek fazlı H-köprü ÇSEnin bulanık mantık (Herhangi bir uygun DGM anahtarlama açıları jeneratörü gerektirmeyen ve PI denetleyici) ile kontrolü önerilmiştir. Genel sistem mimarisi sunulmuş ve performansı ve pratik durumlar tartışılmıştır. Önerilen sistemin mevsimsel değişikliklerden ve bulutlanmadan kaynaklanan düzensizlikleri azalttığından bahsedilmektedir. Seviye sayısı artırılarak THB'nin azaltılabileceği, üç fazlı eviricilerin kolayca monte edilebileceği ve düşük-orta güçlerde, iki Seviye üzerinde daha iyi performans sunduğu belirtilmiştir [25].

Tehrani ve arkadaşları, nötr noktası kenetli (NPC) ve çoklu nötr noktası (MNP) (diyot kenetleme olmadan) olan eviricileri güç kayıpları açısından karşılaştırılmıştır. Verimlerin karşılaştırılmasının amaçlandığı Çalışmada karşılaştırılan eviricilerin kayıplarının nereden kaynaklandığı incelenmiştir. NPC için kayıplara neden olan 4 unsur vardır, anahtarlama elemanları (iletim ve anahtarlama), ters-paralel diyotlar, kenetleme diyotları, DA bara kapasitörleri. MNP için kenetleme diyotları hariç aynı unsurlar söz konusudur. Çalışmada MNP ve NPC için güç kayıplarının hesaplanması için denklemler üzerine tartışılmış ve benzetim sonuçları verilmiştir [26].

Çolak ve arkadaşları yaptıkları Çalışmada, en sık kullanılan ÇSE topolojileri ve kontrol yöntemlerini inlemişlerdir. ÇSE topolojileri orta ve yüksek güç uygulamalarında kullanıldığı, düşük güç tüketimleri, düşük harmonik içerikleri ve düşük elektromanyetik girişim (EMI) çıkışları nedeniyle tercih edildikleri belirtilmiştir. Ayrıca ÇSE'lerde, seçilen anahtarlama tekniği sayesinde ideal çıkış gerilimi oluşturulurken harmonik eleminasyonuda yapılabilir. ÇSE topolojilerine örnek olarak 3 faz 5 Seviyeli; diyot kenetlemeli, kapasite kenetlemeli ve H-Köprü kaskat ÇSE devreleri verilmiştir. Kontrol yöntemleri üzerine Çalışmalarda taşıyıcı tabanlı, sinüs, uzay vektör, sigma delta DGM ve açık çevrim DGM kontrol yöntemleri incelenmiştir. Topoloji ve kontrol tekniklerinin evirici güç taleplerine göre değiştiği belirtilmiştir [27].

## 1.2. Şebeke Bağlantılı Eviriciler

FV sistemler şebekeye bağlanma durumuna göre iki farklı şekilde tasarlanabilir. Üretilen DA enerji evirici aracılığıyla AA çevirilerek doğrudan şebekeye verilebileceği gibi, çift yönlü sayaç Kullanılarak hem kullanıcının istediği yükler beslenebilir hem de ihtiyaç fazlası üretim şebekeye verilebilir. Kullanıcıdan bağımsız şebekeye bağlı elektrik üretimi amaçlı olarak tasarlanan sistemlerde, kurulu gücüne göre bağlantı noktası değişmektedir. Kurulu gücü, 50 MVA'e kadar olan FV üretim sistemleri 34,5 kV dağıtım hattı üzerinden, 50 MVA üzeri olanlar sistemler ise 154 kV veya 380 kV iletim hattı üzerinden şebekeye bağlanabilirler. Şebekeye bağlı sistemlerin en büyük avantajı, enerji depolama (akü ve şarj kontrol cihazı masrafları) için ayrıca maliyet gerektirmemesidir. Şebeke bağlantılı bir eviricilerde üretilen güç öncelikle en yakın kullanıcılar tarafından tüketilmektedir. 5 kW altındaki uygulamalar için tek-fazlı şebeke bağlantılı eviriciler, daha yüksek güçler için ise 3-fazlı şebeke bağlantılı eviriciler kullanılmaktadır [28].

Şebeke bağlantılı eviriciler, EN61000-3-2, EN 50330-1, IEC61727, IEEE1547, IEEE 929-2000 ve U.S. National Electrical Code (NEC) 690 gibi standartlara uymalıdır. Bu standartlar güç kalitesi (THB-Seviyesi, güç faktörü), topraklama, şebeke empedansının izlenmesi, ada modunun tespiti vb. gibi konularla ilgilidir. IEC61727, IEEE1547 ve EN61000-3-2 Tablo 1.1'de özetlenmiştir [29].

Tablo 1.1. Şebekeye bağlı eviriciler için önemli olan standartlar

| KONU | IEC61727 | IEEE1547 | EN61000-3-2 |
|---|---|---|---|
| Anma gücü | 10 kW | 30 kW | 16A X 230V = 3,7 kW |
| Derecesine göre harmonik akım limitleri | (3-9) %4,0<br>(11-15) %2,0<br>(17-21) %1,5<br>(23-33) %0,6 | (2-10) %4.0<br>(11-16) %2,0<br>(17-22) %1,5<br>(23-34) %0,6<br>(>35) %0,3 | (3) 2,30 A<br>(5) 1,14 A<br>(7) 0,77 A<br>(9) 0,40 A<br>(11) 0,33 A<br>(13) 0,21 A<br>(15-39) 2,25/h |
| | Bu aralıktaki çift sıralı harmonikler listelenen tek sıralı harmoniklerden %25 daha az olmalıdır. | | Tek sıralı harmoniklerin yaklaşık %30'u kadar |
| Maksimum akımTHB'si | 5,00% | 5,00% | - |
| Anma gücünün %50'sinde güç faktörü | 0,9 | - | - |
| DA akım enjeksiyonu | Anma çıkış akımının %1,0'ından az | Anma çıkış akımının %0,5'ından az | <0,22 A - 50W yarım dalga doğrultucuya uyan |
| Normal çalışma için gerilim aralığı | %85 - %110<br>(196V - 253V) | %88 - %110<br>(97V - 121V) | - |
| Normal çalışma için frekans aralığı | 50±1 Hz | 59,3 Hz - 60,5 Hz | - |

Tablo 1.1'de görüldüğü üzere Akım harmonikleri konusunda IEEE ve IEC standartları, EN standardına göre daha katıdır. Bundan dolayı, tristör kullanılan büyük güçlü evirici devreler yerine daha küçük güçlü anahtarlama elemanı olarak IGBT-Mosfet kullanılan devrelerin kullanımı yaygınlamıştır. FV sistemler için test standartları IEEE 929-2000 ile belirtilmiştir. IEEE 929 standardı daha çok olağan dışı koşullar (gerilim ve frekansta meydana gelen değişiklikler ve elektrik kesilmeleri) için, FV eviricilerin güvenlik ve koruma fonksiyonlarına yöneliktir. IEEE 929'a göre bu gibi durumlarda eviricinin en fazla ne kadar süre içerisinde şebekeden ayrılması gerektiği Tablo 1.2'de gösterilmiştir [29].

Tablo 1.2. IEEE 929 standartlarına göre şebekeden ayrılma durumları ve zamanları

| Şebeke Etkileşimli Çalışma İçin Gerilim ve Frekans Sınırları | | | |
|---|---|---|---|
| Durum | Gerilim | Frekans | Max. Açma Zamanı |
| A | $0,5\ V_{nom}$ | $f_{nom}$ | 6 saykıl |
| B | $0,5\ V_{nom}<V<0,88\ V_{nom}$ | $f_{nom}$ | 2 saniye |
| C | $0,88\ V_{nom} \leq V \leq 1,10\ V_{nom}$ | $f_{nom}$ | - |
| D | $1,10\ V_{nom}<V<1,37\ V_{nom}$ | $f_{nom}$ | 2 saniye |
| E | $1,37\ V_{nom} \leq V$ | $f_{nom}$ | 2 saykıl |
| F | $V_{nom}$ | $f<f_{nom}$-0,7 Hz | 6 saykıl |
| G | $V_{nom}$ | $f>f_{nom}$+0,5Hz | 6 saykıl |

Şebeke empedansındaki değişiklikler şebekeye bağlı çalışan eviricilerin kararsız Çalışmasına neden olur. Bu sorundan dolayı EN50330-1 standardında, şebeke meydana gelebilecek 0.5Ω luk empedans değişiminde eviricinin 5 saniye içinde şebekeden ayrılma şartını getirmiştir. Şebekeye bağlı eviricilerde şebeke empedansı sürekli olarak ölçülmelidir [29].

Şebeke bağlantılı eviricide olması gereken özellikler;

a) Çıkış Akımı sinus formunda olmalı ve Akım harmonikleri yönetmelikve standartlarda istenen sınır değerler içinde (<%5) olmalıdır.

b) Şebeke bağlantılı eviricinin güç faktörü 1 olmalıdır.

c) Eviricideki anahtarlama elemanlarının yüksek frekanslı anahtarlanması nedeniyle oluşacak EMI kontrol altında olmalıdır.

d) Şebekede enerji olmadığında şebekeye bağlı evirici şebekeyi beslememelidir

e) Şebekeye bağlanacak sitemin verimi yüksek olmalıdır [30].

# 2. ÇOK SEVİYELİ EVİRİCİ SİMÜLASYONLARI VE KARŞILAŞTIRMALARI

ÇSE dendiğinde iki Seviyeden başlayarak yüzlerce Seviyeye kadar çıkan eviriciler düşünülmektedir. ÇSElerde amaç Çıkış gerilimi dalga şeklini mümkün olduğunca saf sinusoidal dalga şekline yaklaştırmaktır [31]. Bu amaçla yapılan Çalışmalarda Seviye sayısı artırıldıkça, dalga formu sinüse yaklaşmakta, böylece asenkron motor sürücüleri gibi hassas yüklerin kontrolü yapılabilmektedir [32]. Ayrıca ÇSEler yenilenebilir enerji kaynaklarının şebeke bağlantısında vazgeçilmez parçalarından biridir [33].

Literatürde geleneksel topolojilerden farklı olarak bir çok farklı topolojide ÇSE mevcuttur. Yeni yapıların bir kısmı geleneksel yapıların karma olarak kullanılması (DK, FK, KHK) ile edilmekle birlikte farklı tasarımlarda incelenmiştir [17].

Çok Seviyeli evirici topolojilerin geliştirilmesinde problemlerden biri olan anahtarlama elemanı sayısının çokluğu, topoloji Çalışmalarında en büyük kısıt olmaktadır [21]. Son yıllarda ÇSEler üzerine yapılan Çalışmalar anahtarlama elemanı sayısını azaltmaya yönelik topolojiler üzerine yoğunlaşmıştır [34-47].

ÇSE topoloji tasarımında kısıtlardan biride Seviyeye bağlı olarak değişen DA kaynak sayısıdır. Istenilen yüksek Seviyelere çıkabilmek çok sayıda DA kaynak kullanımı gerektiğinden bu durumda topoloji Çalışmalarında sorun oluşturmaktadır.

Eviriciler giriş gerilim seviyelerinin değerlerine göre simetrik ve asimetrik beslemeli olarak adlandırılırlar. Simetrik belemeli eviricilerde giriş gerilimleri eşit değerde seçilir Eğer farklı değerlerde, örneğin üstel katlar şeklinde seçiliyorsa (V-2V-4V) asimetrik beslemelidir. Asimetrik beslemeli eviricide daha az kaynak Kullanılarak daha çok gerilim Seviyesi elde etmek mümkün olmaktadır. Ayrıca yüksek Seviyeli eviricirilerde simetrik besleme yapıldığında hem daha çok kaynak hemde daha çok anahtarlama elemanı kullanılacağından maliyet artacaktır ancak asimetrik beslemeli tasarım yapıldığında maliyetler azalacaktır [31].

ÇSE topolojilerinin karşılaştırılması yapılırken, öncelikle anahtarlama elemanı sayısı, çıkış gerilim ve Akım değerlerinin değişen yük karakteristiğinden etkilenip etkilenmediği, harmonik bozunumu değerlerinin standart değerler içerisinde olup olmadığına bakılmalıdır.

## 2.1. Toplam Harmonik Bozulumu (THB) Değerlerini Hesaplama Yöntemi

Anahtarlama elemanı sayısını azaltmaya yönelik simetrik ve asimetrik beslemeli topolojilerin karşılaştırmasında değişken yük durumu ve harmonik bozulma değerleri dikkate alınmaktadır. Değişken yük durumunda evirici Çıkışlarındaki gerilim ve Akımın dalga şekilleri yukarıda verilmişti. Evirici Çıkışlarında gerilim ve Akımlarda oluşan harmonik bozulma değerlerinin karşılaştırılması da bu bölümde yapılacaktır.

Doğrusal olmayan dalga şekillerinin harmonik bileşenleri Fourier Serisi yardımıyla bulunabilir. Fourier serisinin genel ifadesi denklem 2.1 de verilmiştir [30].

$$f(t)=\frac{a_0}{2}+\sum_{n=1}^{\infty}(a_n\cos(n\omega_0 t)+b_n\sin(n\omega_0 t)) \quad (2.1)$$

Bu formüldeki;

n : Harmonik mertebesi (1,2, … n )

t : Zaman

$\omega_0$ : Açısal Hız

$a_0$ : Sabit Terim

$a_n$, $b_n$ : Fonksiyonun harmonik bileşen katsayıları

olarak tanımlanmıştır [30]. Formüldeki $a_0$, $a_n$, $b_n$ katsayıları ise;

$$a_0=\frac{1}{T}\int_0^T f(\omega t)dt=\frac{1}{2\pi}\int_0^{2\pi} f(\omega t)dt \quad (2.2)$$

$$a_n=\frac{2}{T}\int_0^T f(t)\cos(n\omega t)dt=\frac{1}{\pi}\int_0^{2\pi} f(t)\cos(n\omega t)dt \quad (2.3)$$

$$b_n=\frac{2}{T}\int_0^T f(t)\sin(n\omega t)dt=\frac{1}{\pi}\int_0^{2\pi} f(t)\sin(n\omega t)dt \quad (2.4)$$

Denklemleri ile hesaplanır.

$$f(t)=a_1\cos\omega_0 t + b_1\sin\omega_0 t + a_2\cos\omega_0 t + b_2\sin\omega_0 t. \ldots . \quad (2.5)$$

$$f(t)=a_0 + \sum_{n=1}^{\infty}(a_n\cos(n\omega_0 t) + b_{hn}\sin(n\omega_0 t)) = a_0 + \sum_{n=1}^{\infty}(c_n\sin(n\omega_0 t+\theta n) \quad (2.6)$$

Burada;

$$c_n=\sqrt{a_n{}^2+b_n{}^2} \quad , \quad \theta_n=\arctan\frac{a_n}{b_n} \quad (2.7)$$

İle hesaplanır. $C_n$, fonksiyonun harmonik katsayısıdır [30].

Elektrik güç sistemlerinde Akım ve gerilim ifadesi sinusoidal fonksiyonlardır. Dolayısıyla oluşan harmoniklerde farklı frekanslarda sinusoidal bileşenlerdir. Bu harmonikli bileşenler temel frekansın tam katı şeklindedir [30]. Bu harmoniklerin elemanlar üzerindeki etkisini gösteren değerlerden birisi THB'dir.

Harmonik bozulumu için ise aşağıdaki denklem Kullanılarak Akım ve gerilimdeki toplam harmonik bozulum değerleri hesaplanmıştır [30].


$$\%V_{THB} = \frac{\sqrt{\sum_{n=2}^{\infty} V_{nEt}^2}}{V_{1Et}} \quad (2.8)$$

$$\%I_{THB} = \frac{\sqrt{\sum_{n=2}^{\infty} I_{nEt}^2}}{I_{1Et}} \quad (2.9)$$

## 2.2. Anahtarlama Elemanı Sayısı Azaltılmış Eviriciler


### 2.2.1. Topoloji 1

Anahtarlama elemanı sayısını azaltmaya yönelik yapılan Çalışmalarda genellikle kaskat yapı kullanılmaktadır. Aşağıdaki şekilde anahtarlama elemanı sayısı Azaltılmış evirici topolojisi verilmiştir [8].





Şekil 2.1. Anahtarlama elemanı sayısı Azaltılmış çok seviyeli evirici topolojisi [8].


Şekildeki devrede $S_1$ ve $S_3$ anahtarları tek yönlü , $S_2$ ise çift yönlü anahtardır. [8]. Bu topolojideki DA kaynakları simetrik seçildiğinde evirici Çıkışında 7 Seviyeli bir Çıkış gerilimi elde edilmiş olur. Benzetim Çalışması sonusunda elde edilen çıkış gerilimi şekilleri 2.2 ve 2.3 te verilmiştir.





Şekil 2.2. Omik Yükte Simetrik beslemeli Evirici Çıkışındaki 7 Seviyeli gerilim ve Akım dalga şekli R (38Ω)




Şekil 2.3 THB Analizi sonucu




Şekil 2.4. Omik-Endüktif Yükte Simetrik beslemeli Evirici Çıkışındaki 7 Seviyeli gerilim ve Akım dalga şekli (R = 38Ω, L = 28mh)





Şekil 2.5 THB Analizi sonucu


Aynı topolojide DA kaynaklar asimetrik seçildiğinde ise Çıkışın değişimi şekil 2.6 ve 2.8 te verilmiştir.





Şekil 2.6. Omik Yükte Asimetrik beslemeli Evirici Çıkışındaki 7 Seviyeli gerilim ve Akım dalga şekli R (38Ω)




Şekil 2.7 THB Analizi sonucu




Şekil 2.8. Omik Endüktif Yükte Asimetrik beslemeli Evirici Çıkışındaki 7 Seviyeli gerilim ve Akım dalga şekli (R = 38Ω, L = 28mh)





Şekil 2.9 THB Analizi sonucu

Asimetrik besleme durumu için yapılan benzetimlarda devre Çıkışındaki sinusoidal yapıdan uzaklaştığı ve harmoniklerin arttığı gözlenmiştir. Dolayısıyla bu devre topolojisinin simetirk besleme için uygun fakat asimetrik besleme durumu için uygun olmadığı görülmüştür.


### 2.2. 2. Topoloji 2

7 Seviyeli evirici için örnek bir topoloji Şekil 2.10'da verilmiştir. Bu topoloji iki farklı bölümden oluşmakta birinci bölüm Çıkış geriliminin Seviyesini ayarlarken ikinci bölüm ise AA alternansını belirlemektedir. Dolayısıyla 1. bölüm Seviye sayısına bağlı olarak yüksek ferkanslarda çalışırken 2. bölüm düşük frekanslarda çalışmaktadır [45].





Şekil 2.10. Simetrik beslemeli ÇSE devresi [45]


Şekil 2.10'da verilen topolojide giriş gerilim değerlerine göre Çıkışta gerilim Seviyesi oluşmaktadır . n adet DA kaynağı kullanılması durumunda çıkış 2n+1 gerilim Seviyesinde olacaktır. Yukarıdaki devrede 3 adet DA kaynaklı bir evirici olduğundan evirici Çıkışı 7 seviyeli olacaktır. Bu yapı ile 5 ve üzeri seviyelerde diğer topolojilere göre daha az eleman Kullanılarak daha çok Seviye elde edilebilmektedir [45].





Şekil 2.11. Omik Yükte Simetrik beslemeli Evirici Çıkışındaki 7 Seviyeli gerilim ve Akım dalga şekli R (38Ω)




Şekil 2.12 THB Analizi sonucu




Şekil 2.13. Omik Endüktif Yükte Simetrik beslemeli Evirici Çıkışındaki 7 Seviyeli gerilim ve Akım dalga şekli (R = 38Ω, L = 28mh)





Şekil 2.14 THB Analizi sonucu


Topoloji 2'de için DA gerilim Seviyeleri üstel katlar şeklinde asimetrik (1V-2V-4V) seçildiğinde benzetim sonucunda elde edilen çıkış gerilim şekilleri şekil 2.15 ve 2.17'de verilmiştir.





Şekil 2.15 Omik Yükte Asimetrik beslemeli Evirici Çıkışındaki 7 Seviyeli gerilim ve Akım dalga şekli R (38Ω)




Şekil 2.16 THB Analizi sonucu




Şekil 2.17. Omik Endüktif Yükte Asimetrik beslemeli Evirici Çıkışındaki 7 Seviyeli gerilim ve Akım dalga şekli (R = 38Ω, L = 28mh)




Şekil 2.18. THB Analizi sonucu

Asimetrik besleme durumunda Çıkış gerilimiinde oluşan bozulmanın nedeni; 4. ve 5. Seviyede aynı gerilim kaynağını kontrol eden IGBT'lerin aynı anda devrede olmasıdır. Tablo 2.1 de hangi anahtarlama Elemanlarının hangi durumda devrede olduğu gösterilmiştir.

Tablo 2.1. Asimetrik besleme durumu için anahtarlama Elemanlarının iletim durumları


| Çıkış Seviyesi | Anahtar iletim durumları |
|---|---|
| 0 | 2-3-4 |
| 1 | 2-3-5 |
| 2 | 2-6-4 |
| 3 | 2-6-5 |
| 4 | 1-6-3-4 |
| 5 | 1-6-3-5 |
| 6 | 1-4 |
| 7 | 1-5 |

Devrede oluşan bu kısa devre problemini çözebilmek için devre topolojisinde deeğişiklik yapılmalıdır. Simetrik ve asimetrik besleme durumu için kullanılabilecek devre topolojisi topoloji 3'te verilmiştir [33].

### 2.2.3. Topoloji 3


Bu topoloji, bir önceki topolojideki 6 no.lu anahtarlama elemanının yeri değiştirilerek elde edilmiştir. Bu topolojide aslında her DA kaynağa seri bir anahtarlama elemanı ve

bu ikisine parallel başka bir anahtarlama elemanı olmak üzere her Seviye için bir DA kaynak ve iki anahtarlama elemanı kullanılmaktadır [7].





Şekil 2.19. Simetrik ve Asimetrik besleme için uygun ÇSE devresi [7]


Bu topolojide simetrik besleme yapıldığında Çıkışta 7 Seviye olurken, asimetrik besleme yapıldığında Çıkışta 15 Seviyeye ulaşılmaktadır.





Şekil 2.20. Omik Yükte Simetrik beslemeli Evirici Çıkışındaki 7 Seviyeli gerilim dalga şekli R (38Ω)




Şekil 2.21. THB Analizi sonucu




Şekil 2.22. Omik-Endüktif Yükte Simetrik beslemeli Evirici Çıkışındaki 7 Seviyeli gerilim dalga şekli (R = 38Ω, L = 28mh)





Şekil 2.23. THB Analizi sonucu


Asimetrik besleme durumunda DA kaynak seviyeleri sırasıyla V – 2V – 4V olarak değiştirildiğinde evirici Çıkış dalga şekilleri şekil 2.24 ve 2.26'da verilmiştir.





Şekil 2.24. Omik Yükte Asimetrik beslemeli Evirici Çıkışındaki 15 Seviyeli gerilim dalga şekli R (38Ω)




Şekil 2.25. THB Analizi sonucu





Şekil 2.26. Omik-Endüktif Yükte Asimetrik beslemeli Evirici Çıkışındaki 15 Seviyeli gerilim dalga şekli (R = 38Ω, L = 28mh)





Şekil 2.27. THB Analizi sonucu

### 2.2.4. Topoloji 4


Anahtarlama elemanı sayısını azaltmaya yönelik Çalışmalardan bazılarında kontrollü anahtarlama elemanları yerine kontrolsüz elemanlar Kullanılarak farklı topolojiler oluşturulmuştur. Topoloji 3 te DA kaynağa parallel olan IGBT'lerin yerine Diyot kullanılmasıyla elde edilen topoloji aşağıdaki şekilde gösterilmiştir [46].





Şekil 2.28. Paralel diyotlu ÇSE devresi [46]





Şekil 2.29 Omik Yükte Simetrik Beslemeli Diyotlu Evirici Çıkışındaki 7 Seviyeli gerilim dalga şekli R (38Ω)





Şekil 2.30. THB Analizi sonucu




Şekil 2.31 Omik-Endüktif Yükte Simetrik Beslemeli Diyotlu Evirici Çıkışındaki 7 Seviyeli gerilim dalga şekli (R = 38Ω, L = 28mh)





Şekil 2.32. Akım THB Analizi sonucu





Şekil 2.33 Gerilim THB Analizi sonucu

Şekil 2.31 de görüldüğü gibi kontrollü anahtarlama elemanı (IGBT) yerine kontrolsüz anahtarlama elemanı (Diyot) konulduğunda Omik- endüktif yük durumunda Çıkış geriliminde bozulmalar olmaktadır. Bu bozulma endüktif yük değer arttıkça dahada artmaktadır ve 90° ye kadar bozulma olabilmektedir. Bunun nedeni bobinin üzerinde depolanan enerjiden, endüktif yükün sebep olduğu faz farkından dolayı gerilim alternans değiştirse bile Akımın bir süre daha akmaya devam etmesini sağlamakta ve devre, kaynaklara seri bağlı olan diyotlar üzerinden tamamlanmaktadır.


Asimetrik besleme durumu için benzetimler yapıldığında elde edilen çıkış dalga şekilleri aşağıda verilmiştir.





Şekil 2.34 Omik Yükte Asimetrik beslemeli Diyotlu Evirici Çıkışındaki 15 Seviyeli gerilim dalga şekli R (38Ω)





Şekil 2.35 THB Analizi sonucu




Şekil 2.36. Omik-Endüktif Yükte Asimetrik beslemeli Diyotlu Evirici Çıkışındaki 15 Seviyeli gerilim dalga şekli (R = 38Ω, L = 28mh)




Şekil 2.37 Akım THB Analizi sonucu




Şekil 2.38 Gerilim  THB Analizi sonucu

### 2.3. Topolojilerin Karşılaştırma Sonucu

Tezde benzetimları yapılan topolojiler, anahtarlama elemanı sayısı Azaltılmış, harmonik bozunumu en düşük değere indirdiği belirlenen ve uygulaması kolay olan devreler seçişlmiştir. Belirlenen topolojiler değişik yük tiplerinde simule edilmiş, her bir durum için harmonik bozunum değerleri  Denklem (2.8) ve Denklem (2.9) Kullanılarak MATLAB'ta hesaplatılmış ve aşağıdaki tablodaki değerler elde edilmiştir.

Tablo 2.2. Anahtarlama elemanı sayısı Azaltılmış eviricilerin karşılaştırılması

| Besleme Durumu | Topoloji | Seviye | R | | RL | |
|---|---|---|---|---|---|---|
| | | | $V_{THB}$ | $I_{THB}$ | $V_{THB}$ | $I_{THB}$ |
| **Simetrik** | 1 | 7 | 11,91 | 11.91 | 11,91 | 3,43 |
| | 2 | 7 | 12,19 | 12,19 | 12,19 | 3,43 |
| | 3 | 7 | 12,22 | 12,22 | 12,22 | 3,43 |
| | 4 | 7 | 13,43 | 13,43 | 27,73 | 8,09 |
| **Asimetrik** | 1 | 7 | 17,07 | 17,07 | 17,07 | 8,15 |
| | 2 | 7 | 27,08 | 27,08 | 27,08 | 18,33 |
| | **3** | **15** | **5,49** | **5,49** | **5,49** | **1,96** |
| | 4 | 15 | 6,94 | 6,94 | 26 | 7,72 |

Tablodan da görüleceği gibi simetrik ve asimetrik besleme durumu için en uygun olan topoloji, her bir Seviye için, DA kaynağa seri bağlı bir anahtarlama elemanı ile ikisine pararlel bağlı 2. Bir anahtarlama elemanının bulunduğu topoloji 3 tür.

# 3. ASİMETRİK BESLEMELİ ÇOK SEVİYELİ EVİRİCİ

Anahtarlama elemanı sayısını azaltmaya yönelik Çalışmalar Omik yükler için istenilen sonuçlara vermesine rağmen R-L yükleri için gerilim ve Akımda bozulmalar olduğu ve çoğunluğunun sadece simetrik besleme için uygun topolojiler olduğu görülmüştür.

Tez çalışması için kullanılabilecek en uygun topoloji DA kaynağa seri bir anahtarlama elemanı ve bu ikisine paralel bir anahtarlama elemanı Kullanılarak elde edilen herbir DA kaynak başına 2 anahtarlama elemanının kullanıldığı topolojidir. Bu topoloji asimetrik beslemeye uygun olduğu gibi R-L yük durumunda da çıkış gerilim ve Akım dalga şekillerinde bozulma olmamaktadır. Mevcut uygulamada SDGM kullanılmadığından, SDGM kullanılması durumunda THB değerlerinin daha da düşeceği açıktır. Topoloji 3 te SDGM modülü için ek bir modül eklenmesi durumunda asimetrik besleme durumu için besleme gerilimleri (1-1-2-4) V – V – 2V – 4V olacaktır. Bu dizilim tam bir asimetrik dizilim olmadığı gibi herhangi bir dizilime de uymamaktadır. Bu asimetrik dizilime benzer ve fakat teorisi olan, değişik alanlarda çeşitli uygulamalarda kullanılan (1-1-2-3) fibonacci dizilimi, DGM modüllü topoloji için uygun bir dizilim olacaktır.

Bu Çalışmada asimetrik beslemeli eviricilerde giriş DA gerilimlerinin değerleri için yeni bir dizilim önerilmektedir. Fibonacci sayıları denilen sayı dizisi, asimetrik beslemeli eviricilerde giriş gerilim değerleri seçiminde kullanıldığında; kaynak Seviyeleri 1V-1V-2V-3V olacaktır. Ilk sıradaki V Seviyeli DA kaynağı DGM uygulaması için kullanılacak dolayısıyla bu modül her Seviyede devrede olacaktır.

## 3.1. Fibonacci Sayı Dizisi (Altın oran-/Kutsal Oran/ İlahi Oran)

Leonardo Fibonacci, 12.-13. yüzyıllarda yaşamış İtalyan matematikçidir. Eğitiminin ilk yıllarında öğrendiği arap sayı sisteminin mükemmelliğini gören Fibonacci 1201'de, sonradan çok ünlü olan, "Liber Abaci" isimli kitabını yazmıştır. Fibonacci'nin bu kitabı, Arap sayı sisteminin batı Avrupa tarafından öğrenilmesinde etkili olmuştur. Kitapta bahsettiği, "Tavşan Problemi", Fibonacci'nin meşhur olmasını sağlamıştır.


Problemde; yetişkin bir tavşan çiftinin her ay yeni bir çift yavruladığı ve yeni doğan bu yavru çiftin bir ayda doğurgan olabildiği Kabul edilmiş, bir çift tavşanla başlayan bu çiftliğin bir yıl sonunda toplamda kaç çifte ulaşacağı sorusu sorulmuştur. Hesaba herhangi bir aydaki tavşan çifti sayısı daha önceki iki ayın toplamına eşit olacaktır. Aylara göre bir düzenleme yapıldığında, bir yılda oluşacak tavşan çifti sayılarısı sırasıyla 1, 1, 2, 3, 5, 8, 13, 21, 34, 55, 89, 144 olacaktır. Fibonacci bu probleme kitabında yer vermekle birlikte bu sayılar üzerinde bir Çalışması olmamıştır. Kendinden sonraki dönem matematikçileri bu sayı dizisini "fibonacci sayıları" olarak adlandırmışlardır [47].

Fibonacci sayı dizisinin terimleri $F_1$, $F_2$ … $F_n$ şeklinde gösterildiğinde; $F_1=1$, $F_2=1$ olmak üzere, $F_3$'ten itibaren dizinin terimleri; $F_n=F_{n-1}+F_{n-2}$ şeklinde olacaktır. Bu formül ile dizinin tüm terimleri bulunabilir. Fibonacci sayılarını asıl ilginç kılan özelliklerden biride her bir terim kendinden önce gelen terime bölünürse bulunan oran "altın oran" veya "ilahi oran" olarak bilinen sayıya yaklaşmaktadır [48].


$$\frac{F_{n-1}}{F_{n-2}}=\frac{\sqrt{5}+1}{2}=1{,}61803399\ldots$$

Yıllarca insanların merakını uyandıran, ilgisini çeken ve araştırmalara konu olan bu rakam değişik isimlerle adlandırılmaktadır. Bazı kaynaklarda "altın oran", bazılarında "mükemmel oran", bazılarında "kutsal oran" veya "ilahi oran" gibi isimler verilmektedir. İlahi oran denilmesinin nedeni kainatta var olan canlıların vücut ölçüleri incelendiğinde bu orana rastlanılması ve insanın gözünün güzel olarak algılayabildiği tüm eserlerde bu oranın ortaya çıkmasıdır [49].

Fibonacci sayıları ve ilahi oran, günlük hayatımızda birçok yerde karşımıza çıkmaktadır. Örneğin; Bir bitkinin bir dalındaki yaprak sayıları, başlangıç olarak seçilen yapraktan itibaren yaprak sayısı sıra ile sayılmaya başlandığında, başlangıç yaprağı ile aynı hizaya denk gelen yaprağın sayısı, mutlaka fibonacci sayı dizisinin terimlerinden biri olduğu görülecektir. İnsanın vücudunun bir çok uzvunda da bu oran karşımıza çıkmaktadır. Örneğin, parmak kemiklerinin oranı, kol kemiklerinin oranı, kulak ölçüleri, yüz bölgesinde göz, burun çenenin biribirine olan uzaklık oranları gibi [50, 51].




Şekil 3.1. İnsan Vücudunda ilahi oran [50, 51]




Şekil 3.2. Mimaride altın oran (selimiye camii- antik yunan partenon tapınağı) [51, 52]

### 3.2. Asimetrik Beslemeli Eviriclerde Fibonacci Diziliminin Kullanılması

Asimetrik beslemeli eviricilerde SDGM uygulması çin ek bir modül eklendiğinde asimetrik dizilim bozulmaktadır. Bu durumda dizilim 1-1-2-4 şeklinde devam edeceğinden 2 nin üstel katları şeklinde olan dizilimfden farklı bir dizilim seçilmiş olacaktır. Bu durumda, SDGM uygulamalı asimetrik beslemeli eviricilerde farklı bir dizilim olarak Fibonacci diziliminin ilk terimleri kullanılabilir. DA kaynaklarının değerlerini Fibonacci Sayılarını kullanarak belirlendiğinde; 4 modülden oluşan topolojide 1Vd-1Vd-2Vd-3Vd gerilim Seviyeleri kullanılmalıdır. Fibonacci Dizisinin

ilk terimi olan 1Vd Seviyeli DA kaynağı Çıkışta her durumda aktif olan DGM kaynağı olarak kullanılmıştır.




Şekil 3.3. Fibonacci sayıları Kullanılarak elde edilen asimetrik beslemeli ÇSE


Kaynak Seviyelerine bakıldığında, bilinen asimetrik 1-2-4 (1+2+4=7) Seviyelerinde DA kaynakları kullanmak yerine 1-1-2-3 (1+1+2+3=7) DA kaynaklarını kullanmakla toplamda aynı büyüklükte kaynak kullanıldığı görülmektedir.

### 3.3. Asimetrik Besleme Durumu İçin Devre Çıkışında Gerilim Seviyelerinin Oluşumu

Asimetrik beslemeli ÇSE de besleme gerilimleri için Fibonacci Sayıları kullanıldığında elde edilen topoloji ile 4 kaynak kullanımı durumunda kaynaklar 1-1-2-3 seviyelerinde olacağından Çıkış gerilimi de 15 Seviyeli olacaktır. Bu durumda da 7 Seviye pozitif alternansta, 7 Seviye ise negatif alternansta olacaktır. “0” Seviyesi ile birlikte toplamda 15 Seviyeli bir çıkış gerilimi elde edilmiş olacaktır.

ÇSE devresi Seviye modülleri ve polarite modülünden oluştuğundan. Pozitif alternans ve negatif alternans için gerilim Seviyelerinde seviye modülleri aynı şekilde çalışacak polariteyi değiştiren ise polarite modülündeki IGBT’lerin Çalışma durumları olacaktır.


Bu nedenle aşağıdaki şekilde sadece pozitif alternans ve “0” Seviyesi için gerilim Seviyelerinin elde edilmesine yönelik devre Çalışma durumları verilmiştir.





a) $V_ç$=0 durumu b) $V_ç$=V durumu

c) $V_ç$= 2V durumu d) $V_ç$= 3V durumu


Şekil 3.4 Asimetrik beslemeli evirici Çıkışında oluşan gerilim Seviyeleri





e) $V_ç$=4V durumu




f) $V_ç$=5V durumu




g) $V_ç$= 6V durumu




h) $V_ç$= 7V durumu

Şekil 3.4 (Devam) Asimetrik beslemeli evirici Çıkışında oluşan gerilim Seviyeleri

### 3.4. Asimetrik Beslemeli ÇSE İçin Anahtarlama (Sürelerinin) Açılarının Belirlenmesi

Şebeke bağlantılı eviricilerde Çıkış gerilim dalga şeklinin mümkün olduğunca sinüs dalga şekline benzemesi istenmektedir. Bu amaçla anahtarlama elamanlarının iletim durumlarının belirlenmesi için çeşitli uygulamalar yapılmaktadır bunlardan biride sürme açılarının belirlenmesidir. Aşağıda, Yarı iletken anahtarlama elemanlarını sürme açılarını hesaplamak amacıyla geliştirilmiş formül verilmektedir [30].

$$i=1,2,3,\ldots\ \left(\frac{n-1}{2}\right)$$

$$\sin \propto_i = \frac{2i-1}{n-1}$$


$$\propto_i = \arcsin\left(\frac{2i-1}{n-1}\right)$$

7 Seviyeli evirici için hesaplanmış açı değerleri;

$$\propto_1 = \arcsin\left(\frac{2.1-1}{7-1}\right) = \arcsin\left(\frac{1}{6}\right) = 9{,}59^\circ$$


$$\propto_2 = \arcsin\left(\frac{2.2-1}{7-1}\right) = \arcsin\left(\frac{3}{6}\right) = 30{,}0^\circ$$

$$\propto_3 = \arcsin\left(\frac{2.3-1}{7-1}\right) = \arcsin\left(\frac{5}{6}\right) = 56{,}44^\circ$$





Şekil 3.5. Anahtarlama Elemanlarının sürme açıları [30]


Bu çalışmada ise anahtarlama Elemanlarının sürme sinyallerinin elde edilmesi için farklı bir yöntem uygulanmıştır. 15 Seviyeli devre için pozitif alternansta 7 Seviye olacağından maksimum noktası 7V olacak bir sinüs fonksiyonu seçilmiştir. Bu fonksiyon $f_{(x)}=7Sinwt$ fonksiyonudur. Daha sonra ise bu fonksiyonun her bir tamsayı değerinde gerekli anahtarlama elemanlarını sürecek algoritma yazılmıştır. Algoritmaya ait akış şeması aşağıda şekil 3.3'te verilmiştir.




Şekil 3.6. IGBT anahtarlama süreleri için uygulanan algoritmanın prensip şeması





Şekil 3.7. Seviye modülü IGBT anahtarlama Algoritmasının uygulama bloğu




Şekil 3.8. Polarite modülü IGBT anahtarlama Algoritmasının uygulama bloğu

Bu algoritma uygulandığında SDGM olmaksızın oluşacak anahtarlama durumlarını gösteren dalga şekli aşağıda verilmiştir.




Şekil 3.9. SDGM eklenmeden oluşan anahtarlama zamanları

Şekil 3.9'da görüldüğü gibi algoritmanın uygulanması ile sinüs dalga şeklini takip edecek şekilde anahtarlama yapılması sağlanmıştır. Fakat asıl istenilen, çıkışta Akım harmonik bozulumunun azaltılması olduğundan bu sinyale SDGM eklenmesi gerekmektedir. SDGM mevcut Seviyelerin üzerine bindirileceğinden sinüs sinyali tam ortalanmış olacak dolayısıyla amaçlanan Akım harmonik bozunumunun minimize edilmesi gerçekleştirilmiş olacaktır.

### 3.4.1. Asimetrik beslemeli ÇSE'de SDGM için anahtarlama (sürelerinin) açılarının belirlenmesi

SDGM tekniği, sinyallerin beklenilen ve istenilen formadan farklı biçimde oluşmasına yol açan sinyal içerisindeki harmonikleri yok etmek veya en az Seviyeye indirmek için kullanılan tekniklerden biridir. SDGM tekniğinde, yüksek frekanslı taşıyıcı sinyal ile temel frekanstaki referans sinyal karşılaştırılarak devredeki anahtarlama elemanları için için gerekli tetikleme/sürme işaretleri elde edilir. Bu teknikte amaç harmonik bozulumun yok edilmesi veya minimize edilmesidir [53].

SDGM tekniğinde, yüksek frekanslı taşıyıcı sinyal olarak üçgen dalga (testere dişi dalga) kullanılır. Eemel frekanstaki sinüsoidal referans sinyali ile yüksek frekanslı taşıyıcı üçgen dalganın karşılaştırılır. Bu iki sinyalin birbirini kestiği noktalardan yeni bir sinyal elde edilir bu sinyal ile anahtarlama süreleri belirlenir. Sinüsoidal dalganın genliğinin değiştirilmesi ile Çıkışta elde edilen DGM işaretinin darbe genişliklerinin değişmesi sağlanır [54].

SDGM tekniğinde eviricinin Seviyesine bağlı olarak taşıyıcı işaretlerin sayısı da artar. Çok Seviyeli eviricilerde Seviye sayısı "n" olarak alınırsa, "n-1" adet taşıyıcı sinyal

olmalıdır. Örneğin, 15 Seviyeli evirici için SDGM yöntemi uygulanırsa 14 adet taşıyıcı sinyal olacaktır. Eğer üç fazlı bir devre yapılacaksa her bir faz için ayrı taşıyıcı sinyale ihtiyaç olacaktır [54].

SDGM' de; referans sinüsün sinyalinin maksimum değerinin ($V_R$), taşıyıcı üçgen dalganın maksimum değerine ($V_C$), oranına Modülasyon indeksi denir [54].

$$M_i=\frac{V_R}{V_C} \tag{3.1}$$

$M_i$ değeri 0..1 aralığında değişir ve $M_i$ nin değişimi ile çıkış geriliminin ana harmonik genliği ayarlanır. Harmonikler anahtarlama frekansında ve onun katları olan frekans değerlerinde görülür. Bu bölgelerde Çıkış gerilimi ana harmoniğinin genliği yeterince büyük değildir. Bu sorunu ortadan kaldırmak istendiğinde $M_i > 1$ seçilerek aşırı modülasyon yapılır. Aşırı modülasyon durumunda ise evirici Çıkış geriliminde daha önceden var olmayan harmonikler ortaya çıkar. Bu nedenle aşırı modülasyon tercih edilmez ve genellikle $M_i \leq 1$ seçilir [53-54].


SDGM'de taşıyıcı üçgen sinyal frekansının (fs), referans sinyal frekansına (fm) oranına frekans modülasyon oranı denir [53].

$$M_0 = \frac{f_s}{f_m} \tag{3.2}$$

$M_o$ değeri ne kadar büyük olursa (ki bu taşıyıcı sinyal frekansının büyük seçilmesiyle alakalıdır) harmonik bileşenler temel bileşenden o kadar uzaklaşır. $M_o$ büyük olduğunda eviricinin çıkış değerleri daha düzgün olur. ÇSE lerde ise Seviye sayısı artırılarak Çıkış gerilimi sinüsoidal forma yakınlaşırtırılır, böylece THB azalır artar [53].


### 3.4.2. Önerilen SDGM anahtarlama tekniği

Klasik SDGM tekniğinde, Seviye sayısına bağlı olarak, üretilen taşıyıcı sinyal, referans sinüs sinyali ile karşılaştırılarak SDGM sinyalleri elde edilir. bu durumda Seviye sayısı arttıkça taşıyıcı sinyal sayısı da artmakta, dolayısıyla kontrol devresi tasarımı zorlaşmaktadır. şekil 3.10'da , 15 Seviyeli bir ÇSE için oluşturulan, SDGM sinyallerinin şekli görülmektedir.





Şekil 3.10. Klasik yöntemde 15 Seviyeli bir ÇSE için oluşturulan SDGM sinyalleri

Bu tezde ise farklı bir SDGM tekniği uygulanmıştır. Aşağıda şekil 3.11'de verilen blok devre ile; öncelikle 15 Seviyeli basamak fonksiyonu elde edilir, bu fonksiyon sinüs fonksiyonu ile karşılaştırılarak yeni bir fonksiyon elde edilmiş olur. Elde edilen Referans dalga şekli, Sinüsoidal dalga şeklinin Seviye aralıklarında bölünerek, parçalanmış sinüs dalga şekli haline getirilir.





Şekil 3.11 SDGM sinyallerini elde etmek için MATLAB ta oluşturulan sistem

Sinüs dalga şekli her bir seviye için ayrı ayrı kesitlenerek, bir Seviye adımı yüksekliğinde bölünmüş sinüs dalgası şekline gelir. Şekilden de görüleceği gibi ÇSE'nin Seviye sayısına göre her bir Seviye aralığında artan seviye için artan testere dişi sinyal, azalan Seviye için azalan testere dişi sinyal, maksimum nokta için ise 0-180° Sinusoidal sinyal olarak elde edilir. Bu durum şekil 3.12'de görülmektedir.





(a)





(b)

Şekil 3.12. (a) 15 Seviyeli ÇSE için kesitlenmiş sinüs dalga şekli, (b) 15 Seviyeli ÇSE için elde edilen referans dalga şekli

Elde edilen bu referans sinyal (çok) yüksek frekanslı ve yüksek genlikli taşıyıcı üçgen dalga formunda sinyalle karşılaştırıldığında elde edilen dalga şekli şekil 3.13'te verilmiştir.





Şekil 3.13. 15 Seviyeli ÇSE 10kHZ üçgen dalga ve referans sinyal karşılaştırması ($M_i$=1)





Şekil 3.14. 15 Seviyeli ÇSE 10kHZ üçgen dalga ve referans sinyal karşılaştırması ($M_i$=0,8)

Yapılan benzetim Çalışmalarında en düşük THB değerinin $M_i$=1 olduğu durumda gerçekleştiği görüldüğünden; Şekil 3.10 dan ($M_i$=1 için) elde edilen karşılaştırma sonucunda oluşan SDGM anahtarlama sinyalleri ise şekil 3.15'te verilmiştir.





Şekil 3.15. SDGM için elde edilen anahtarlama sinyalleri (0-180°)





Şekil 3.16. SDGM için elde edilen anahtarlama sinyalleri (0-90°)

### 3.5. Asimetrik Beslemeli ÇSE Benzetimi




Şekil 3.17. 15 seviyeli ÇSE'ye ait MATLAB/Simulink benzetim devresi


Şekil 3.17'de 15 Seviyeli ÇSE'ye ait benzetim devresi görülmektedir. Ölçümlerin ve grafiklerin alınabilmesi için devre üzerine ölçü aletleri ve skoplar eklenmiştir. Seviye modülleri için üretilen anahtarlama sinyalleri şekil 3.18'de verilmiştir.




Şekil 3.18. Seviye modülüne ait anahtarlama sinyalleri

Şekil 3.18'de verilen anahtarlama sinyallerinden en altta olanı 10 kHz SDGM modülüne gelen anahtarlama sinyalini; ikinci sırada görülen, 1. Seviye modülüne gelen anahtarlama sinyalini (frekans 500 Hz); üçüncü sırada görülen 2. Seviye modülüne gelen anahtarlama sinyalini (frekans 300 Hz); en üstte görülen ise 3. Seviye modülüne gelen anahtarlama sinyalini (frekans 100 Hz) göstermektedir.


Şekil 3.19'da ise polarite modülüne ait anahtarlama sinyalleri görülmektedir. Her bir sinyalin frekansı 50 Hz dir.





Şekil 3.19. polarite modülüne ait anahtarlama sinyalleri

Polarite modülü şebeke frekansında çalıştığından karşılıklı ters IGBT ler 50 Hz frekansta iletim-kesim durumuna girmektedirler. Bir grup iletimdeyken diğer grup kesimde olmaktadır.


Her bir seviye modülündeki IGBT lere ait anahtarlama sinyalleri ise aşağıdaki şekillerde verilmiştir.





Şekil 3.20. SDGM modülü IGBT'leri için anahtarlama sinyalleri




Şekil 3.21. 1.Seviye modülü IGBT'leri için anahtarlama sinyalleri




Şekil 3.22. 2.Seviye modülü IGBT'leri için anahtarlama sinyalleri





Şekil 3.23. 3.Seviye modülü IGBT'leri için anahtarlama sinyalleri


Yukarıdaki şekillerden de görüleceği gibi her bir modüldeki IGBT ler simetrik olarak çalışmaktadır. Bir IGBT iletimdeyken diğeri kesimde olmaktadır. Bu durum

sayesinde, tek bir sürme sinyali ile her iki IGBT kontrol edilebilmektedir. Bu durumda kontrol devresi tasarımında büyük kolaylık sağlamaktadır.


15 Seviyeli ÇSE için (sinus gerilim dalgasının değerlerine gore) anahtarlama elemanlarına sürme sinyali gönderilmesi durumunda ÇSE çıkışında oluşan Çıkış gerilim dalga şekli şekil 3.24'te görülmektedir.





Şekil 3.24. 15 seviyeli SDGM uygulamalı ÇSE'nin çıkış gerilim dalga şekli





Şekil 3.25. 15 seviyeli SDGM uygulamalı ÇSE'nin çıkış gerilim (0-180°) dalga şekli




Şekil 3.26. 15 seviyeli SDGM uygulamalı ÇSE'nin çıkış gerilim (0-90°) dalga şekli





Şekil 3.27 Gerilim THB Analizi sonucu





Şekil 3.28. Akım THB Analizi sonucu

Evirici girişinde gerilim gerilim değerleri her zaman tam olarak 1-1-2-3 katsayılarına karşılık gelecek değerlerde olamayabilir. Örneğin girişe güneş paneli, akü grubu vs bağlanması durumunda gerilim Seviyeleri tam katlar şeklinde olamayacaktır. Bu durumda gerilim ve Akım dalga şekli nasıl olur. Devre çıkışında harmonik bozulum değerleri nasıl etkilenir bunu görebilmek için giriş gerilim Seviye katlarını tam sayı değerlerinden farklı şekilde; örneğin Seviye katları 1-1,02-1,99-3,01 olacak şekilde seçip Çıkış değişimlerini incelediğimizde aşağıdaki şekillerde verilen sonuçlar elde edilmiştir.



Şekil 3.29. 15 seviyeli (1-1,02-1,99-3,01) SDGM uygulamalı ÇSE'nin Çıkış gerilim dalga şekli




Şekil 3.30. (1-1,02-1,99-3,01) SDGM uygulamalı ÇSE için THB Analizi sonucu

Gerilim harmonik bozulumunda büyük bir değişim olmamasına rağmen Akım harmonik bozumumu %0,14 ten %0,21 e yükselmiştir ki bu da ileriki aşamadaki deneysel çalışmlar için önemli bir bilgi olarak kaydedilmiştir.

# 4. ASİMETRİK BESLEMELİ ÇSE TASARIMI

## 4.1. Güç Devresi Elemanlarının Seçimi

Devre tasarımında en önemli parametrelerden biri devrede kullanılacak yarı iletken elemanların seçimidir. Yarı iletken eleman ailesi geniş bir ürün yelpazesine sahip olup herbirinin bir diğerine göre avantaj ve dezavantajları vardır. Örneğin en hızlı yarı iletken eleman MOSFETtir. 50-60 ns de iletime girerken, 150-200 ns de iletimden çıkabilir. Fakat sıcaklıkla artan yüksek değerli iç direnci yüzünden, iletim güç kaybı yüksektir. IGBT ise MOSFET'in mos kontrolü avantajı ile BJT'nin ana Akım karakteristiği özelliklerine sahiptir. Çıkış eşik geriliminin oluşu tek dezavantajı olarak görülebilir. IGBT, iç direncinin çok küçük değerli olması yüzünden, yüksek Akımlı devrelerde düşük kayıp sağlar [55].

Yarı iletken eleman seçiminde önemli olan kolay ulaşılabilir, kolay (kontrol edilebilir) sürülebilir, düşük maliyetli, yüksek verimli olup devreye en uygun olan elemanı tercih edebilmektir.

Aşağıda tablo 4.1 de yarıiletken güç elemanlarının çeşitli parametrelere göre değerlendirilmesi yapılmıştır.

Tablo 4.1. Yarı iletken Elemanlarının bazı özelliklerine göre iyiden kötüye doğru sıralaması [55]

| Parametre | Yarı iletken Eleman türü | | | |
|---|---|---|---|---|
| Tetikleme/Sürme Kolaylığı | MOSFET | IGBT | GTO | BJT |
| Söndürme Kolaylığı | MOSFET | IGBT | BJT | GTO |
| İletim Güç Kaybı ve Gerilim Düşümü | BJT (1,0 V) | GTO (2,0 V) | IGBT (3,5 V) | MOSFET (4,5 V) |

Tablo 4.1.(Devam) Yarı iletken Elemanlarının bazı özelliklerine göre iyiden kötüye doğru sıralaması [55]

| Parametre | Yarı iletken Eleman türü | | | |
|---|---|---|---|---|
| Anahtarlama Hızı | MOSFET | IGBT | BJT | GTO |
| | (100 kHz) | (75 kHz) | (25 kHz) | (15 kHz) |
| Akım Dayanımı | GTO | IGBT | BJT | MOSFET |
| | (3000 A) | (800 A) | (600 A) | (100 A) |
| Gerilim Dayanımı | GTO | IGBT | BJT | MOSFET |
| | (3000 V) | (1500 V) | (1200 V) | (1000 V) |
| Devre Gücü (W) | GTO | IGBT | BJT | MOSFET |
| | (<10M) | (<500k) | (<100k) | (<10k) |
| Çalışma Frekansı | MOSFET | IGBT | BJT | GTO |
| (Hz) | (<100k) | (<20k) | (<10k) | (<1k) |
| Maliyet | BJT | GTO | IGBT | MOSFET |

### 4.1.1. IGBT Modülü seçimi (MITSUBISHI IGBT MODULES CM150DY-24A)

Tasarlanan eviricide sistemde anahtarlama frekansı yüksek Seviyelere çıkmayacağından ve tasarlanacak evirici modeli daha sonra yüksek güçlü uygulamalarda da kullanılabileceği için MOSFET yerine IGBT seçilmiştir. IGBT seçilirken de topolojiye uygun olacak IGBT Modülleri arasından tercih yapılmıştır. Yapılan incelemede MITSUBISHI firmasının IGBT serisinden CM150DY-24A model 1200V 150A IGBT modül seçilmiştir.

Tablo 4.2. IGBT için karakteristik değerler [56]

| Sembol | Parametre | Değer |
|---|---|---|
| $V_{CES}$ | Kollektör-Emiter Gerilimi | 1200 V |
| $V_{GES}$ | Gate-Emiter Gerilimi | ±20 V |
| $I_C$ | Kollektör Akımı | 150 A |
| $I_{Cmax}$ | Kollektör Akımı(Anlık) | 300 A |
| $I_E$ | Emiter Akımı | 150 A |
| $I_{Emax}$ | Emiter Akımı(Anlık) | 300 A |
| $T_J$ | Jonksiyon sıcaklığı | -40 ~ +150℃ |

Tablo 4.3. IGBT için elektriksel değerler [56]

| Sembol | Parametre | Test Koşulları | Limitler | | |
|---|---|---|---|---|---|
| | | | Min. | St. | Max |
| $I_{CES}$ | Kollektör kesme Akımı | $V_{CE}=V_{CES}$, $V_{GE}=0$ | - | - | 1mA |
| $V_{GE(th)}$ | Gate-emiter eşik gerilimi | $I_C$=15mA, $V_{CE}$=10V | 6V | 7V | 8V |
| $I_{GES}$ | Gate sızıntı Akımı | $V_{CE}=V_{CES}$, $V_{GE}=0$ | - | - | 0,5 μA |
| $V_{CE(sat)}$ | Kollektör-emiter doyma gerilimi | $I_C$=150A, $V_{GE}$=15V Tj=125℃ | - | 2,4 V | - |
| $t_{d(on)}$ | Açma gecikme zamanı | | - | - | 130 ns |
| $t_r$ | Açma yükselme zamanı | $V_{CC}$=600 V, $I_C$=150A | - | - | 100 ns |
| $t_{d(off)}$ | Kapama gecikme zamanı | $V_{GE}$=±15 V | - | - | 450 ns |
| $t_f$ | Kapama düşme zamanı | | - | - | 350 ns |

### 4.1.2. IGBT Sürücü devresi seçimi

IGBT sürücü devresi tasarımı veya seçimi için bazı kriterler gözönünde bulundurulmalıdır. Sürücü devresinin gücü, sürücü devresi ortalama çıkış Akımı, sürücü Çıkışındaki kondansatörlerin IGBT sürme kapısını şarj ve deşarj etmek için gerekli olan kapı şarjını sağlayabilmesi gibi kriterlere bakılmalıdır. Eğer sürücü devresi hazır kart halinde seçilmişse, teknik dokümanından bu değerlerin, kullanılacak IGBT için uygunluğu kontrol edilmelidir [57].

IGBT sürücü devreleri IGBT'yi anahtarlayabilmek için gereken akımı sağlamalıdır. IGBT sürücü katalog bilgilerinde,en yüksek Akım ve en düşük kapı direnci değerleri verilir. Eğer bu maksimu.m ve minimum değerler uygun değilse, sürücü zarar görebilir.

Tezde kullanacağımız MITSUBISHI firmasının IGBT serisinden CM150DY-24A model 1200V 150A IGBT modül için üretici firma tarafından önerilen, IGBT ye özel sürme devrelerinin kullanılması daha uygun olmaktadır. Bu nedenle IGBT sürme devreleri için CONCEPT firmasının 2 IGBT yi aynı anda sürebilen arada ölü zaman verme imkanıyla kısa devre olma ihtimalini ortadan kaldıran 2SC0108T model sürücü devresi seçilmiştir.


Sürücü ister yarım köprü modunda isterse bağımsız iki IGBT yi sürme modunda çalıştırılabilir. Sürücünün MOD girişi ve GND girişi arasına değeri belirlenmiş bir direnç bağlandığında yarım köprü modu seçilmiş olur. Bu durumda iki IGBT nin aynı anda aktif olmaması için bir ölü zaman belirlenmesi gerekmektedir. Ölü zaman aralığı bağlanacak direnç değerine göre değiştirilebilmektedir. Direnç değerine göre 0,5μs ile

3,8µs arasında bir değer belirlenebilmektrdir. Bunun için ise sürücü teknik dökümanında bir formül verilmiştir.

$R[K\Omega]=33.\ T_d[\mu s]+56,4 \qquad 0,5\mu s < T_d < 3,8\mu s$

Bu formüle göre; $73K\Omega < R < 182K\Omega$ arasında seçilmelidir [58].

Aşağıda sürücü devrenin yarım köprü Çalışması durumuna örnek bir çıkış sinyali şekli verilmiştir. Şekilde InA sürücü sinyali girişi, InB ise etkinleştirme sinyali girişi olarak düşünülmüştür. InB aktif olması durumunda sürücü Çıkışı, InA nın durumuna göre aktif G1'i aktif hale getirmektedir [57].





Şekil 4.1. Sürücü devresi yarım köprü Çalışması için örnek durum [58]

Uygulama devresinde R değeri 180 KΩ seçilmiştir.

### 4.1.3. Bastırma kondansatörü

IGBT'nin yaklaşık sıfır gerilim altında kesime girdiği kabul edilmektedir. Ancak, boşta Çalışmada kondansatör deşarj akımının doğrudan IGBT üzerinden aktığı durumda, IGBT'nin zarar görebilir. IGBT nin normal çalışabilmesi için, IGBT'ye paralel bağlanacak kondansatör değerinin seçimi önemlidir. Bir IGBT'nin sürme sinyali kesildiğinde IGBT'ye paralel bağlanan kapasitenin değerine göre anahtarlama kayıplarıda değişmektedir. Kondansatör deşarj akımının IGBT üzerinden geçmesi durumunda, aşırı Akım, katalogda verilen maksimum IGBT Akımını geçerse IGBT bozulabilir. Bu bozulma aşırı Akım anında, kapı üzerinde oluşan aşırı gerilimden de kaynaklanır. Uygulamalarda kapıda oluşan, bu ani gerilim darbelerini bastırmak için transit diyot kullanılması gerekmektedir [59].

Cr kondansatörünün artırılmasının Eoff'u aynı oranda azaltmadığı görülmüştür. Ayrıca sıcaklığın artmasına bağlı olarak Eoff değerleri genellikle bir miktar daha kötüleşmektedir [59].




Şekil 4.2. Boşta Çalışmada Cr kondansatörünün IGBT üzerinden deşarjı durumunda geçen akım değişimleri [59]

## 4.2. Çok Seviyeli Eviricinin Kontrol Devresi Tasarımı


Eviricinin kontrolüne gelince; eviricilerin kontrolünde sıklıkla kullanılan DGM nin bir çok farklı uygulaması vardır. Bunlardan bir taneside Sinüsoidal Darbe Genişlik Modülasyonu (SDGM/SDGM) tekniğidir. SDGM nin sayısal olarak üretilebilir olması ve algoritmasında karmaşık matematiksel işlemlere ihtiyaç olmaması önemli avantajdır [1]. Fakat bu avantajının yanında, Seviye sayısı arttıkça, çok hızlı ve kapasitesi yüksek işlemcilere ihtiyaç duyulmaktadır.

Bu Çalışmada 3 farklı kontrol sistemi/devresi Kullanılarak çok Seviyeli evirici test edilmiştir.

### 4.2.1 dSPACE ile control edilen 1 fazlı 9 Seviyeli evirici uygulaması

ÇSE devrenin dSPACE ile kontrolü için öncelikle Matlab/Simulink yazılımı kullanılarak model tabanlı tasarım gerçekleştirilmiştir. Bilgisayar tabanlı modelleme, analiz, benzetim çalışmaları Matlab/Simulink ortamında oluşturulmuş, Matematiksel işlemler, kontrol tasarımları ve anahtarlama teknikleri Simulink blokları Kullanılarak yapılmıştır. Güç elektroniği devrelerinin modellenmesi ise Matlab/Simulink içindeki power system blockset yazılımı Kullanılarak gerçekleştirilmiştir. Sürme döngüsü de yine Simulink blokları ile modellenerek genel sisteme entegre edilmiştir.


Denetim kartının programlanmasında MathWorks'ün Matlab/Simulink/Real-Time Workshop ve dSPACE'in Real-Time Interface (RTI) ve ControlDesk yazılımları kullanılmıştır. dSPACE' in sundugu RTI ve ControlDesk programları Kullanılarak deneyler yapılmış ve veriler gerçek zamanlı olarak kaydedilmiştir. Simulinkte tasarlanan devreler herhangi bir programlamaya gerek kalmadan RTI yazılımı ile çalıştırılmıştır. Yine dSPACE'in ControlDesk yazılımı ile deneysel sonuçlar bilgisayar ortamına aktarılıp incelenir, Analizi yapılır. ÇSE için DSPACE tabanlı kontrol geliştirme blok diyagramı Şekil 4.3'te görülmektedir.




Şekil 4.3. 9 Seviyeli evirici için DSPACE tabanlı kontrol geliştirme blok diyagramı


ÇSE sisteminin gerçek zamanlı denetim algoritması MATLAB/Simulink ortamında oluşturulduktan sonra bloklar MATLAB/Real-Time Workshop yazılımı sayesinde C koduna dönüştürülür, daha sonra ise bu kodlar dSPACE/Real-Time Interface yazılımıyla dSPACE DS1103 sayısal işaret işlemci kartına yüklenir. Bu işlemler, MATLAB/Simulink blok kütüphanesine dSPACE'in I/O blokları eklenmesiyle yapılır.

Devrenin tek fazı için devre MATLAB üzerinde simule edildikten sonra dSPACE üzerinden devrenin kontrolünü sağlamak için devrenin giriş gerilim kaynaklarını benzetima uygun değerlere ayarlamak gerekmektedir. Laboratuvarda mevcut DA kaynaklarla 36 V DA gerilimin üzerine çıkılamayacağından trafo çıkışını doğrultularak DA gerilim elde edilmesi gerekmektedir. Evirici girişindeki DA kaynak değerleri trafo Çıkışı doğrultulmuş DA gerilim değerlerine eşit olması için DA giriş değerleri 70V-70V-140V olarak seçilmiştir.





Şekil 4.4. Bir fazlı 9 Seviyeli evirici devre şeması

Devrenin daha kolay anlaşılabilir ve takip edilebilir hali blok devre halinde şekil 4.5'te gösterilmiştir.





Şekil 4.5. Uygulama devresinin blok devreler halinde gösterimi

Tezde ve tek faz için yapılan uygulama devresinde anahtarlama sinyallerinin dSPACE üzerinden verileceğinden MATLAB'ta hazırlanan devreyi dSPACE için hazır hale getirmek gerekmektedir. Bu amaçla devrenin güç katına ait elemanlar silinerek sadece kontrol katına ait elemanlar devrede bırakılır ve dSPACE üzerinden kontrol işaretleri elde edilir. dSPACE uygulaması için elde edilen devre şekil 4.6'da verilmiştir.





Şekil 4.6. 9 Seviyeli evirici için DSPACE control devresi

9 Seviyeli eviricinin girişindei DA kaynakları yerine 1 kW gücündeki tek fazlı trafoların çıkış gerilimi doğrultulmuş ve evirici girişine uygulanmıştır. Kullanılan trafoların primer tarafında 240 sarım seconder tarafında ise 120 sarım vardır. Evirici devresinin girişindeki kaynak sıralaması 1-1-2 Seviyelerinde olduğundan bu uygulama için 2 adet trafo kullnılmıştır. 2V Seviyeli kaynak için bir tarafo, V-V Seviyeleri için ise 2. Trafonun sekonderi ikiye bölünerek kullanılmıştır. Trafo Çıkışlarından 56-56-112 V AC gerilim elde edilmiş daha sonra bu gerilim köprü doğrultuculardа doğrultularak 79-79-158 V DA gerilim evirici girişlerine uygulanmıştır.9 Seviyeli evirici uygulama devresi şekil 4.7'de gösterilmiştir.





Şekil 4.7. 9 Seviyeli evirici uygulama devresi





Şekil 4.8. 9 Seviyeli evirici devresi güç kaynakları, doğrultucu devresi ve güç devresi

9 seviyeli evirici devresi için dSPACE ten elde edilen, seviye belirleme modülü ve polarite modülü anahtarlama sinyalleri şekil 4.9'da verilmiştir.



Şekil 4.9. dSPACE ten elde edilen anahtarlama sinyalleri

dSPACE ten elde edilen anahtarlama sinyallerinin doğruluğunu gözlemleyebilmek için IGBT sürücü devrelerinin girişinden ölçümler alındığında aşağıdaki şekildeki anahtarlama sinyalleri elde edilmiştir.





Şekil 4.10. Seviye belirleme modülü için elde edilen anahtarlama sinyalleri

Şekilden de görüldüğü gibi Seviye belirleme modülüne ait giriş IGBT'lerin anahtarlama frekansları 10kHz- 400 Hz- 100 Hz olarak gerçekleşmiştir.


1-1-2 diziliminde ilk Seviye (1 katsayılı) kaynak için anahtarlama frekansı 10kHz, ikinci Seviyedeki (1 katsayılı) kaynak için anahtarlama frekansı 400 Hz, üçüncü Seviyedeki ( 2 katsayılı) kaynak için anahtarlama frekansı 100 Hz olmaktadır.

Polarite modülüne ait anahtarlama frekansları ise aşağıda şekil 4.13 te görülmektedir. Polarite modülü şebeke frekansında anahtarlama yaptığından her iki IGBT modülü simetrik olarak 50 HZ frekansta anahtarlam yapmaktadır.





Şekil 4.11. Polarite belirleme modülü için elde edilen anahtarlama sinyalleri

Deneysel karşılaştırma yapabilmek amacıyla 9 Seviyeli evirici için benzetim sonunda elde edilen dalga şekilleri şekil 4.12'de görülmektedir. Şekilde mavi trenkte görülen dalga şekli gerilimi, Yeşil renkte görülen dalga şekli Akımı, kırmızı renkte görülen dalga şekli ise referans sinus dalga şeklini göstermektedir.





Şekil 4.12. 9 Seviyeli evirici için benzetim sonucu DGM 10 kHz


Şekil 4.13, Şekil 4.14 ve Şekil 4.15 de ise 9 seviyeli eviriciye ait uygulama devresi deneysel sonuçları görülmektedir.




Şekil 4.13. Evirici Akım ve gerilim dalga şekilleri-1 DGM 10 kHz




Şekil 4.14. Evirici Akım ve gerilim dalga şekilleri-2 DGM 10 kHz




Şekil 4.15. Evirici Akım ve gerilim dalga şekli (1 periyot)


9 Seviyeli evirici devresi için, deneysel uygulama sonuçları ve benzetim sonuçları birbirine yakın olarak gerçekleşmiştir. Yeterli sayıda kaynak olmadığından 15 Seviyeli evirici için dSPACE ile kontrol uygulaması test edilmemiştir.

### 4.2.2. Mikrodenetleyici PIC 18F452 kontrol edilen 1 fazlı 9 Seviyeli evirici uygulaması

dSPACE ile kontrol edilen ÇSE ile bir karşılaştırma yapabilmek için ÇSE devresi yine 9 Seviyeli olacak şekilde tasarlanmış ve PIC 18F452 mikrodenetleyicisi ile kontrolü için uygulama devresi, laboratuvar ortamında yapılmıştır. PIC18F452 mikrodenetleyicisi PIC18FXXX ailesinden 40 bacaklı bir mikrodenetleyicidir. 8 bitlik data yolu vardır. PIC18F452 mikrodenetleyicisinde A,B,C,D ve E portları mevcuttur. Bu portlar giriş / Çıkış olarak ayarlanabilir.

- A portunda 6 adet giriş/çıkış pini vardır.
- B portunda 8 adet pinin ilk beş pini harici kesme girişi için kullanılır.
- C portunda 8 adet giriş/Çıkış pini vardır..
- D portunda 8 adet giriş/çıkış pini vardır.
- E portunda 3 adet pin Analog/dijital çevirici olarak kullanılabilir.


Besleme kaynağı olarak laboratuvarda mevcut bulunan GWINSTEK GPS-4303 ayarlı DA kaynaklar kullanılmıştır. ÇSE'nin kontrolü için PIC 18F452 mikrodenetleyicisi kullanılmıştır. Şekil 4.16'da uygulama devresi görülmektedir.




Şekil 4.16. 9 Seviyeli evirici Uygulama devresi

PIC 18F452 ile kontrol durumunda standart DGM uygulaması yapılmıştır. SDGM uygulaması denemelerinde frekansta kaymalar meydana geldiğinden 50 HZ frekans sabit olarak elde edilememiştir. PIC 18F452 ye ait program yazılımı eklerde


verilmiştir. Evirici devrede IGBT modüllerinin sürme sinyallerinin PIC 18F452 ile gerçeklenmesi durumu;




Şekil 4.17. Seviye belirleme modülü için IGBT sürme sinyalleri

Şekil 4.17'de görüldüğü gibi 9 Seviyeli evirici için, Seviye belirleme modülü anahtarlama sinyalleri elde edilmiştir.


Şekil4.18'de ise 9 Seviyeli eviricinin polarite belirleme modülüne ait anahtarlama sinyalleri görülmektedir.





Şekil 4.18. Polarite modülü için IGBT sürme sinyalleri

Elde edilen bu anahtarlama sinyalleri sonucunda 9 Seviyeli evirici devresi Çıkışında oluşan gerilim ve Akım dalga şekilleri aşağıda verilmiştir.

Gerilime ait dalga şekli şekil 4.19'da görülmektedir. Akım ve gerilimin birlikte gözlemlendiği dalga şekli ise şekil 4.20'degörülmektedir. Her iki şekilden, akım ve gerilim dalga şekillerinin oldukça düzgün çıktığı görülmektdir.




Şekil 4.19. Seviyeli evirici gerilim dalga şekli





Şekil 4.20. 9 Seviyeli evirici gerilim ve Akım dalga şekli


#### 4.2.2.1. PIC 18F452 kontrol edilen 1 fazlı 15 Seviyeli evirici uygulaması

9 Seviyeli evirici üzerine yapılan benzetim ve deneysel Çalışmalardan sonra Fibonacci sayı dizisinin ilk 4 teriminin kullanılması ile (1-1-2-3) 15 Seviyeli evirici devre gerçekleştirilmiştir. Öncelikle 15 eviyeli evirici devre için elde edilen anahtarlama sinyalleri incelenmiştir.


Seviye belirleme modülüne ait her bir IGBT modülü için anahtarlama sinyalleri aşağıdaki şekillerde verilmiştir. 1-1-2-3 diziliminde, ilk Seviye (1 katsayılı- DGM) kaynak için anahtarlama frekansı 5 kHz, ikinci Seviyedeki (1 katsayılı) kaynak için anahtarlama frekansı 500 Hz, üçüncü Seviyedeki (2 katsayılı) kaynak için anahtarlama frekansı 300 Hz, dördüncü Seviyedeki (3 katsayılı) kaynak için anahtarlama frekansı 100 Hz, olmaktadır.





Şekil 4.21 DGM modülüne gelen anahtarlama sinyalleri (5 kHz)





Şekil 4.22. DGM modülüne gelen anahtarlama sinyalleri ayrık halde




Şekil 4.23 V Seviye modülüne gelen anahtarlama sinyalleri





Şekil 4.24. 2V Seviye modülüne gelen anahtarlama sinyalleri





Şekil 4.25. 3V Seviye modülüne gelen anahtarlama sinyalleri

Elde edilen bu anahtarlama sinyalleri sonucunda 15 Seviyeli evirici Çıkışında görülen gerilim ve Akım dalga şekilleri aşağıda verilmiştir. Şekil 4.26'daomik yük durumuna ait dalga şekilleri görülmektedir. Şekil 4.27'de ise Omik yük durumu için devrenin THB analiz sonucuna ait osiloskop görüntüsü verilmiştir.





Şekil 4.26. 1-1-2-3 (5-5-10-15) için saf Omik (R) yükünde R=38 ohm $V_{THB}$=$I_{THB}$=%7,07





Şekil 4.27. THB analiz sonucu


Şekil 4.28'de Omik-endüktif yük durumuna ait dalga şekilleri görülmektedir. Şekil 4.29 ve şekil 4.30'da ise devrenin 0-180 derece arasındaki Çıkış gerilim ve Akım dalga şekli görülmektedir. Şekil 4.31'de ise Omik-endüktif yük durumu için devrenin THB analiz sonucuna ait osiloskop görüntüsü verilmiştir.





Şekil 4.28. Omik- Endüktif yükte R=38ohm L=28mH




Şekil 4.29. 0-180̊ arası gerilim dalga şekli





Şekil 4.30. 0-180̊ arası gerilim ve Akım dalga şekli




Şekil 4.31. THB analiz sonucu


### 4.2.2.2. Şebekeye paralel çalışma

Tasarlanan eviricinin şebekeyle paralel çalışabilmesi için öncelikli olarak IGBT modüllerine gelen anahtarlama sinyallerinin şebekeyle aynı fazda verilmesi gerekmektedir. Bunun için tasarlanan sıfır geçiş devresi ve devre çıkışında elde edilen sinyal şekilde görülmektedir.




Şekil 4.32. Sıfır geçiş devresi Çıkışındaki gerilim dalga şekilleri

Sıfır geçiş devresinin çıkışından elde edilen sinyal PIC e aktarılarak IGBT'lerin sürülmesi için gerekli olan sinyaller şebekeyle paralel çalışacak şekilde üretilir. Sistemin şebekeyle pararlel çalıştığı aşağıdaki şekilde görülmektedir.




Şekil 4.33. Şebekeyle paralel Çalışma ve sıfır geçiş sinyali (1-2-4 durumu )




Şekil 4.34. Şebekeyle paralel Çalışma (1-1-2-3 durumu )

### 4.2.3. ARM işlemci STM32F4 ile 15 Seviyeli evirici kontrolü

Son yıllarda gelişen teknoloji ile beraber ARM işlemciler yaygın olarak kullanılmaya başlanmıştır. STMicroelectronics firmasının üretmiş olduğu yüksek performanslı STM32F4 geliştirme kartı, bir çok biriminin kart üzerinde yer alması, maliyetinin düşük olması gibi avantajları sayesinde, kontrol devrelerinde sıkça kullanılmaktadır. Ayrıca, Simulink - STM32F4 Kiti USB>RS232 Çevirici üzerinden kolaylıkla programlanabilmesi dolayısıyla ayrıca kod yazımı gerektirmemesi, benzetim Çalışmalarını hızlı bir şekilte pratiğe dönüştürmeye olanak sağlaması önemli bir avantajdır [60].

STM32F4 geliştirme kartı üzerinde Cortex-M4 tabanlı 168 MHz'lik bir mikrodenetleyici bulunmaktadır. ARM işlemciler 32 bitlik yapıları sayesinde 8 bitlik işlemcilerden çok daha hızlıdır. Kartın bilgisayar ile haberleşmesi için üzerinde USB girişleri vardır. Kartın üzerindeki, 2 adet 2'li 50 pin erkek soket ile giriş – Çıkış ve güç kaynağı uçları dışarı verilmiştir. Kart üzerinde 4 farklı renkte LED mevcuttur ve bu sayede kullanıcılar yazılımlarını rahatlıkla kontrol edebilirler [60].

STM32F4-geliştirme kartında bulunan STM32F407VGT6 işlemcisi, 1 MB Flash belleği, maksimum 168 MHz'de çalışabilmesi, 2×12-bit Sayısal-analog dönüştürücüye, 3×12-bit Analog-sayısal dönüştürücüye sahip olması sayesinde bir çok kontrol uygulamasında kullanılabilecek oldukça iyi bir işlemcidir. Ayrıca kontrol

uygulamalrında oldukça ihtiyaç duyulan, 17 adet zamanlayıcıya sahiptir ve bu zamanlayıcıların 14 tanesi DGM Çıkışları üretebilmektedir.

Akademik Çalışmalarda, benzetim sonuçları ile uygulama devresi sonuçları karşılaştırılarak uygulamanın ne derece benzetimle örtüştüğü incelenir. Önerilen veya geliştirilen devrelerin sonuçları bu sayede analiz edilebilir. Çalışmaların benzetim aşaması genellikle MATLAB-Simulink programında yapılır. Simulinkte, kod satırları yerine hazır sistem blokları ile devrelerin kurulumu ve analizi gerçekleştirilir. Bunun yanında sistemlerin modellenmesi, kararlılık analizleri, sistem davranışlarının gözlenmesi gibi kontrol uygulamaları da yapılabilir. MATLAB programının benzetim için çok kullanışlı olmasından dolayı firmalar matlab eklentileri geliştirerek ürettikleri işlemcilerin doğrudan matlab ile haberleşmesini sağlamaktadır. STM32F4 kartı ile ek bir devreye veya kodlamaya gerek kalmadan Simulink modeli ARM Cortex–4 tabanlı çalışan bir gömülü sisteme dönüştürülür [60].

STM32F4 Geliştirme kartının bazı özellikleri aşağıda verilmiştir.





Şekil 4.35. STM32F4 Discovery Deney Kiti

- 32-bit ARM Cortex-M4, 1 MB Flash, 192 KB RAM  STM32F407VGT6 işlemci
- Harici 5V veya USB üzerinden besleme
- Farklı uygulamalar için 5V ve 3V çıkışları
- USB üzerinden STLINK ile programlama
- LIS302DL, 3-eksen  ivmeölçer
- MP45DT02  mikrofon
- İki adet button (Kullanıcı ve reset butonları)
- GPIO pinlerini kullanabilmek için gerekli Header pinleri
- Sekiz Adet LED
  - LED1 (kırmızı/yeşil) USB bağlantısı için
  - LED2 (kırmızı ) 3.3V enerji
  - Dört adet kullanıcı LED'i, LED3 (turuncu), LED4 (yeşil), LED5 (kırmızı), LED6 (mavi)
  - 2 USB OTG LED'i : LED7 (yeşil ) , LED8 (kırmız) aşırı Akım [60].


Bu Çalışmada, IGBT sürme  sinyallerinin üretilmesi için STM32F4 geliştirme kartı kullannılmıştır. Kart içinde bulunan zamanlayıcılar Kullanılarak DGM işeretleri elde edilmiştir. Bunun için 6 adet DGM kanal kullanılmıştır. 5 Kanal 50Hz ve katları için, 1 kanal ise 10kHz 'lik DGM olarak ayarlanmıştır. DGM sinyallerinin Doluluk oranları (D) matlab simulink programı ile elde edilip dizi halinde kaydedilerek (6x200 veri) işlemciye programlanmıştır.

10kHz en büyük DGM frekansı olduğu için bir adet normal zamanlayıcı (Timer6) bu frekansta kesme üretmek için kullanılmıştır. Timer6 kesmesi geldiğinde D değerleri yeni değere güncellenmiştir.




Şekil 4.36. Anahtarlama sinyalleri için elde edilen Matlab/Simulink modeli


15 seviyeli evirici için tasarlana devre aşağıda şekil 4.37'de görülmektedir.





Şekil 4.37. STM32F4 ile kontrol edilen Uygulama devresi

### 4.2.3.1. Asimetrik besleme Fibonacci 1-1-2-3 dizilimli DGM li

15 Seviyeli evirici devre için Omik yük durumunda elde edilen Çıkış gerilim ve Akım dalga şekli şeklil 4.39 de verilmiştir. Omik yük durumuna ait THB analiz sonucu ise şekil 4.38'de verilmiştir.





Şekil 4.38. 1-1-2-3 (5-5-10-15) için saf Omik (R) yükünde R=38 ohm ($V_{THB}$=$I_{THB}$=%6,62)





Şekil 4.39. Evirici THB analiz sonucu

15 Seviyeli evirici devre için Omik-endüktif yük durumunda elde edilen çıkış gerilim ve Akım dalga şekli şeklil 4.40'ta verilmiştir. Omik yük durumuna ait THB analiz sonucu ise şekil 4.40'ta verilmiştir.




Şekil 4.40. Omik- Endüktif yükte R=38ohm L=28mH ($V_{THB}$= %9,5 $I_{THB}$=% 1,98)





Şekil 4.41. Evirici THB analiz sonucu


### 4.2.3.2. Asimetrik besleme Fibonacci 1-1-2-3 dizilimli SDGM li

Tezde amaç $I_{THB}$ değerini minimum Seviyeye indirmek olduğundan 1-1-2-3 diziliminde ik Seviye olarak belirlenen 1 katsayılı kaynağa bağlı IGBT modülüne SDGM uygulanmıştır.


Diğer 1-2-3 katsayılı modüller ise Çıkışta 15 Seviyeli bir gerilim olacak şekilde anahtarlanmıştır. Tüm modüller için her bir IGBT ye ait anahtarlama sinyalleri üst üste ve ayrık olarak aşağıda verilmiştir.





Şekil 4.42 SDGM modülüne gelen anahtarlama sinyalleri (10 kHz)




Şekil 4.43 1 Katsayılı modüle gelen anahtarlama sinyalleri (500 Hz)





Şekil 4.44 2 Katsayılı modüle gelen anahtarlama sinyalleri (300 Hz)




Şekil 4.45  3 Katsayılı modüle gelen anahtarlama sinyalleri (100 Hz)


15 Seviyeli SDGM uygulamalı bir evirici için  IGBT modüllerine uygulanması gereken  sinyaller, 1-1-2-3 dizilimine göre sırasıyla 10 kHz – 500 Hz – 300 Hz – 100 Hz olmalıdır. Şekillerden görüldüğü gibi SDGM modülüne gelen anahtarlama sinyali 9,3 kHZ Seviyelerinde görülmektedir. Osiloskop, anahtarlama sinyalinde oluşan küçük piklerden dolayı frekansı devamlı olarak farklı değerlerde gösterebilmektedir.
15 Seviyeli SDGM uygulamalı Fibonacci dizilimli evirici için elde edilen Çıkış gerilim ve Akım dalga şekilleri aşağıda verilmiştir.




Şekil 4.46. 1-1-2-3 (5-5-10-15) için saf Omik (R) yükünde R=38 ohm ($V_{THB}$= $I_{THB}$ %5,80-8,62)





Şekil 4.47. THB analiz sonucu (max. Değer)





Şekil 4.48. THB analiz sonucu (min değer)

Saf Omik yükse devre Çıkışış gerilimnde oluşan harmonik bozulum %5,8-8,62 değerleri arasında olmaktadır. Omik endüktif yük için ise oluşan dalga şekilleri ve harmonik bozulum değerleri aşağıdaki şekillerde verilmiştir.





Şekil 4.49. Omik- Endüktif yükte R=38ohm L=28mH


SDGM yönteminin düzgün çalıştığını daha iyi görebilmek için Çıkış dalga şekillerini 0-180° aralığında incelersek, SDGM doluluk oranlarının sinüs şeklini tam takip ettiği görülecektir.




Şekil 4.50. SDGM li Çok Seviyeli evirici uygulama devresi (0-180°)




Şekil 4.51. Akım THB analiz sonucu




Şekil 4.52. Akım THB analiz sonucu (min değer)

Omik Endüktif yük durumunda Akım harmonik bozulum değeri %0,21-0,26 aralığında değişmektedir. Aynı yük koşullarında eşit Seviyedeki eviriciler için yapılan karşılşatırmalarda, gerek benzetim sonuçlarında gerekse pratik uygulamada, önerilen devrenin $I_{THB}$ değerinin karşılaştırılan devrelerin $I_{THB}$ değerinden daha düşük olduğu görülmüştür.

## 5. BULGULAR VE TARTIŞMA

Tez çalışması sırasında gerek literatürdeki eviricilerin benzetim Çalışmaları , gerekse önerilen ve tasarlanan eviricinin benzetim Çalışmaları sırasında ve son olarak yapılan deneysel çalışmalar sırasında elde edilen bulgular;

- Literatürde, anahtarlama sayısını azaltmaya yönelik eviricilerin bir çoğu R yükü üzerinde test edilmiş, dolayısıyla R-L yükte Çalışmada, (bobin değerine bağlı olarak) gerilimde 0-90 derece arasında bozulmalar olmaktadır.
- Çok Seviyeli eviricilerde devrelerin yarı iletken Elemanlarının ve bu elemanların sürücü devrelerinin modüler olması , isteğe bağlı Seviye sayısı değişimini daha kolay hale getirmektedir.
- IGBT modülleri ve sürücü kartları kullanılması sayesinde, gerekli anahtarlama sinyali sayısı yarı yarıya düşürülmüştür.
- IGBT modül ve sürücü kartları kullanılması sayesinde, tez süresince yarı iletken anahtarlama elemanı zaiyatı yaşanmamıştır.
- ÇSE'lerin kontrol için farklı bir çok denetim ve kontrol sistemi kullanılabilmektedir. Fakat SDGM kullanıldığı durumlarda 50 Hz şebeke frekansında Çıkış gerilimi üretilmesi için işlemcinin çok hızlı olması gerekmektedir. Ayrıca eviricinin modüler olabilmesi açısından kontrol sisteminin de ucuz ve küçük boyutlu olması gerekmektedir.
- SDGM anahtarlama sinyalleri için Seviye sayısının yarısı kadar taşıyıcı sinyal gerekliyken, tezde 1 taşıyıcı sinyal ve 1 sinüsoidal sinyal ile anahtarlama sinyalleri üretilmiştir.
- Literatürde evirici girişindeki DA kaynak Seviyeleri simetrik veya asimetrik seçilirken, tezde Fibonacci sayı dizisi kullanılmıştır.
- Literatürde THB değerleri için genelde gerilim değerleri üzerinde Çalışmalar yapılırken, tezde, tez Çalışmasında gerilim harmonic bozulumunun yanısıra Akım harmonik bozulumunun düşürülmesi üzerine de çalışılmıştır.
- Asimetrik besleme durumunda 1-1-2-3 katsayıları seçilmesi dumunda ölçülen ITHB değeri ile gerilim kaynaklarının Seviyeleri tam olarak 1-1-2-3

seviyelerini yakalayamadığı durumdaki $I_{THB}$ değeri farklı olmuştur. Katsayıların tam sayı değerlerini yakalayamadığı durumlarda akım harmonik bozulum değerlerinin arttığı görülmüştür.

# 6. SONUÇLAR VE ÖNERİLER

Evirici Çıkışındaki THB değerlerinin IEEE standart aralığında minimize etmek üzere yapılan bu çalışma, çok Seviyeli eviriciler üzerinde yapılan literatür taraması ve benzetim çalışmaları ile başlamıştır. Literatürde önerilen çok Seviyeli evirici topolojilerinden, anahtarlama elemanı sayısı Azaltılmış olanlardan bazıları için, farklı yük durumlarında benzetim çalışmaları yapılmıştır. Yapılan çalışmaların sonuçları bölüm 2 de, tablo 2.2'de verilmiştir.

ÇSE'lerin, giriş gerilim kaynaklarının Seviyelerinin iki farklı şekilde belirlendiği, aynı değerde seçilenlerin simetrik beslemeli, farklı değerlerde seçilenlerin ise asimetrik beslemeli olarak adlandırıldığı ve asimetrik beslemeli eviricilerin aynı kaynak sayısı ile daha yüksek Seviyelere çıktığı görülmüştür.

ÇSE'lerde çeşitli anahtarlama durumları için Çıkış gerilimleri ve yük Akımları incelendiğinde, SDGM uygulamalı eviricilerde, Çıkış gerilimin sinüs dalga şekline yaklaştığı ve yük Akımının sinüsodal dalga şeklinde olup, THB değerinin minimum değerlere indiği görülmüştür. Literatürde olan örnek topolojiler için benzetimler yapılarak sonuçlar incelenmiştir.

Fibonacci sayıları Kullanılarak yapılan SDGM uygulamalı evirici devrenin $I_{THB}$ değerinin, aynı Seviyedeki çok Seviyeli evirici devrelere göre yaklaşık 10 kat düşük değerler aldığı görülmüştür.

Evirici devre tasarımında eleman seçiminin, devrenin modüler olması açısından önemli olduğu, seviye sayısının isteğe bağlı olarak artırıp azaltmak gerektiği durumlar için devrenin uyumlu olması gerekir. Bunun içinde karmaşık topolojiler yerine anahtarlama sayısı azaltılmış ve seviye katları şeklinde tasarlanmış topolojilerin daha uygun olduğu görülmüştür.

Evirici devrenin deneysel uygulamalarında farklı kontrol sistemleri Kullanılarak her biri için sonuçlar değerlendirilmiştir.

1-1-2-3 durumu için $I_{THB}$ değeri %0,14 seviyelerine düşmektedir. Deneysel çalışmalarda gerilim kaynaklarının seviyeleri tam olarak 1-1-2-3 seviyelerini yakalayamadığından $I_{THB}$ değeri %0,26 seviyelerine düşmektedir.

Bu çalışmada;

- Benzetim çalışmalarından elde edilen sonuçlar neticesinde literatürde varolan bir topoloji için farklı bir besleme kaynağı dizilimi ve farklı bir SDGM uygulaması önerilmiştir. Önerilen yapı mevcut yapılarla, değişen yük tipine ve THB değerine göre karşılaştırılmıştır.
- Evirici girişindeki kaynakların Seviye seçiminde, literatürdeki örneklerden farklı olarak Fibonacci Dizilimi kullanılmış, 1-2-4 dizili besleme durumuna ek 1 Seviye SDGM kaynağı eklenmiş ve bu durum için akım ve gerilimdeki THB değerleri ölçülmüştür. Yapılan değerlendirmede mevcut uygulamalardan farklı olarak 1-2-4 dizisi kullanmak yerine fibonacci sayı dizisi kullanılmıştır. Seçilen 1-1-2-3 dizisinin SDGM eklenmiş uygulamalar için daha uygun olduğu görülmüştür.
- SDGM modülündeki anahtarlama sinyallerinin üretiminde, Seviye sayısına bağlı olarak referans sinüs sinyali belirli aralıklara bölünmüş, 1 taşıyıcı sinyal ve 1 bölünmüş sinüsoidal sinyal ile SDGM anahtarlama sinyalleri üretilmiştir.
- Evirici güç devresinde IGBT modüller ve sürücü kartları kullanılmıştır. Her bir IGBT modülde bulunan 2 adet IGBT için tek bir sürme sinyali Kullanılarak, modüldeki 2 IGBT nin aynı anda devrede olma durumu engellenmiştir. Sürücü kartın bu özelliği ile, her IGBT için ayrı ayrı sürme sinyali üretmek yerine, herbir DA kaynağa bağlı olan 2 IGBT için tek bir sinyal üretmek yeterli olmuştur.
- Deneysel çalışmada, ilk aşamada Matlab/Simulink benzetimi ile dSPACE DS1103 üzerinden 9 Seviyeli evirici kontrolü yapılmıştır. Sistemin yüksek maliyetli olması ve taşınabilir olmaması dolayısıyla devre daha sonra PIC 18F452 mikrodenetleyici devre kartı ile önce 9 Seviye daha sonra 15 Seviye olarak test edilmiştir. PIC 18F452 ile SDGM uygulamasında 50 Hz şebeke frekansında çalışmada beklenen kararlı durum elde edilemediğinden devre son olarak STM32F4 geliştirme kartı üzerinden kontrol edilmiştir. STM32F4 kartı Matlab/Simulink üzerinden kontrol sinyallerini üretebildiğinden, uygulama devresi sonuçları benzetim değerlerine yakın değerlerde elde edilmiştir.

- Evirici çıkışındaki THB değerlerinin, aynı yük koşulları altında karşılaştırılan diğer evirici devrelere göre düşük değerler aldığı, karşılaştırılan yük değerleri için; IEEE standardının ($I_{THB}$<%5) çok altında değerlerde olduğu benzetim sonuçlarında %0,14, pratik uygulamada ise %0,26 olduğu görülmüştür. Bunun nedeninin kullanılan aküler dolayısıyla, gerilim katsayı değerlerinin tamsayı olarak fibonacci dizilimini sağlayamaması olduğu anlaşılmıştır. Katsayı değerleri tam olarak ayarlanamadığı (1-1-2-3 katsayılarından uzaklaştığı) durumlarda akım harmonik bozulum değerlerininde arttığı, %1 seviyelerine geldiği görülmüştür.
- Fibonacci dizilimi Kullanılarak tasarlanan asimetrik beslemeli çok seviyeli evirici devre modüler yapısı simetrik ve asimetrik beslemeye uygunlu sayesinde, Güneş enerji sistemlerinin şebekeye bağlanması için kullanılabilir.

## KAYNAKLAR


[1] Colak İ., Kabalci E., Çok Seviyeli Eviricilerin Kontrol Yöntemleri, *TÜBAV Bilim Dergisi*, 2008, **1** (2), 45-57.

[2] Selek M. B., Fotovoltaik Sistemler İçin Şebekeye Bağlı Yeni Bir Multilevel İnvertör Tasarlanması, Şebekeye Bağlanması Ve İzmir Koşullarında Denenmesi, Doktora Tezi, Ege Üniversitesi, Fen Bilimleri Enstitüsü İzmir, 2005, 169672

[3] Özdemir E., Özdemir Ş., Güneş Pilleri ile Dağıtılmış Elektrik Üretim Sistemlerindeki Gelişmeler, *VII. Ulusal Temiz Enerji Sempozyumu UTES'2008*, İstanbul, Türkiye, 17-19 Aralık 2008.

[4] Colak İ., Kabalci E., Bayindir R., Review Of Multilevel Voltage Source Evirici Topologies And Control Schemes, *Energy Conversion Management*, DOI: 10.1016/j.enconman.2010.09.006

[5] Rodríguez J., Lai J.S., Peng, F.Z.., Multilevel Inverters: A Survey of Topologies, Controls, and Applications, *IEEE Transactions On Industrial Electronics*, 2002, **49**(4), 724-738.

[6] Najafi E., Yatim A.H.M., Samosir A.S., A New Topology -Reversing Voltoge (RV)- for Multi Level Inverters, *2nd IEEE International Conference on Power and Energy*, Joher Bahru, Malaysia, 1-3 December 2008.

[7] Beşer E., Arifoğlu B., Çamur S., Beşer E. K., A Grid-Connected Photovoltaic Power Conversion System With Single-Phase Multilevel Inverter, *Solar Energy*, 2010, **84**(12), 2056-2067

[8] Banaei M.R., Salary E., New Multilevel Inverter With Reduction Of Switches And Gate Driver, *Energy Conversion and Management*, 2011, **52**(2), 1129–1136

[9] Kim, S., Enjeti, P.N.,Control Strategies For Active Power Filter In Three-Phase Four-Wire Systems, *Applied Power Electronics Conference and Exposition*, New Orleans, LA, USA, 6-10 February 2000.

[10] Leslie, L.G., Design And Analysis Of A Grid Connected Photovoltaic Generation System With Active Filtering Function, Master Thesis, Virginia Polytechnic Institute and State University, Blacksburg, Virginia USA, 2003.

[11] Twining, E., Holmes, D.G.,Voltage Compensation In Weak Distribution Networks Using Multiple Shunt Connected Voltage Source Inverters, *2003 IEEE Bologna Power Tech Conference Proceedings*, Bologna, Italy, 23-26 June 2003.

[12] Cecati C., Dell'aquila A., Liserre M., A Novel Three-Phase Single-Stage Distributed Power İnverter, *IEEE Transactions on Power Electronics*, 2004, **19**(5), 1226–1233.

[13] Sanchis P., Lo´pez J., Ursu´a A., Gubı´a E., Marroyo L., On the Testing, Characterization, and Evaluation of PV Inverters and Dynamic MPPT Performance Under Real Varying Operating Conditions, *Progress In Photovoltaics*, DOI: 10.1002/pip.763

[14] Teichmann, R.; Bernet, S., A Comparison Of Three-Level Converters Versus Two-Level Converters For Low Voltage Drives, Traction, And Utility Applications, *IEEE Trans. on Industry Applications*, 2005, **41**(3), 855 – 865.

[15] Alepuz, S.; Busquets-Monge, S.; Bordonau, J.; Gago, J.; González, D.; Balcells, J., Interfacing Renewable Energy Sources to the Utility Grid using a Three level Inverter, *IEEE Transactions On Industrial Electronics*, 2006, **53**(5),1504-1511.

[16] Tuncer S., Tatar Y., Çok Seviyeli Eviriciler İçin Sabit V/F Özellikli Bir UVDGM Algoritması, Gazi Üniv. Müh. Mim. Fak. Der., 2006, **21**(3), 509-517.

[17] Thorsten B., Sahan B., Nöding C., Zacharias P., Comparison Of Three-Phase Inverter Topologies For Grid-Connected Photovoltaic Systems, *22nd European Photovoltaic Solar Energy Conference and Exhibition*, Milan, Italy, 3 - 7 September 2007.

[18] Busquets-Monge, S. Rocabert, J. Rodríguez, P. Alepuz, S. Bordonau, J., Multilevel Diode-Clamped Converter For Photovoltaic Generators With Independent Voltage Control Of Each Solar Array, *IEEE Transactions On Industrial Electronics* , 2008, **55**(7), 2713-2723.

[19] Daher S., Schimid J., Antunes F.L.M., Multilevel Inverter Topologies for Stand-Alone FV Systems, *IEEE Transactions on Industrial Electronics*, 2008, **55**(7), 2703-2712.

[20] Çolak İ., Kabalcı E., Evirici Topolojileri Üzerine Bir İnceleme, *Elektrik-Elektronik, Bilgisayar Mühendisliği Sempozyumu ELECO 2008,* Bursa, Türkiye, 26-30 Kasım 2008.

[21] Ozdemir E., Ozdemir S., Tolbert L.M., Fundamental Frequency Modulated Six-Level Diode-Clamped Multilevel Inverter for Three-Phase Stand-Alone Photovoltaic System, *IEEE Transactions on Industrial Electronics*, 2009, **56**(11), 4407-4415.

[22] Tuncer S., Çok Seviyeli Eviricilerde Taşıyıcı Dalga Şekli Değişimlerinin Çıkış Gerilimi Üzerine Etkilerinin İncelenmesi, *Gazi Üniv. Müh. Mim. Fak. Der*., 2009, **24**(4), 613-628.

[23] Asker M.E., Özdemir M., Bayındır M.İ., Sinüsoidal DGMgm İle Uzay Vektör DGMgm Yöntemlerinin Karşılaştırmalı İncelemesi, 5. *Uluslararası İleri Teknolojiler Sempozyumu (IATS'09)*, Karabük, Türkiye, 13–15 Mayıs 2009.

[24] Sefa İ., Altın N., Özdemir S., Three Phase Grid Interactive Inverter For Renewable Energy Sources, 5. *Uluslararası İleri Teknolojiler Sempozyumu (IATS'09)*, Karabük, Türkiye, 13–15 Mayıs 2009.

[25] Cecati C., Ciancetta F., Siano P., A Multilevel Inverter for Photovoltaic Systems with Fuzzy Logic Control, *IEEE Transactions on Industrial Electronics*, 2010, **57**(12), 4115-4125.

[26] Tehrani K.A., Rasoanarivo I., Sargos F.M.,, Power loss calculation in two different multilevel inverter models (2DM$^2$), *Electric Power Systems Research*, 2011, **81**(2), 297–307.

[27] Colak I., Kabalci E., Bayindir R., Review Of Multilevel Voltage Source Inverter Topologies And Control Schemes, *Energy Conversion and Management* 2011, **52**(2) 1114–1128

[28] Erkurt S., Özdemir E., Koç İ.M., Aktaş A., Erhan K.,Şebeke Bağlantılı Fotovoltaik Elektrik Üretim Sistemlerinin Güç Kalitesine Etkileri ve Performans Analizi, *6. Enerji Verimliliği ve Kalitesi Sempozyumu (EVK 2015)*, Sakarya, Türkiye, 4-6 Haziran 2015.

[29] Sefa I., Altın N., Güneş Pili İle Beslenen Şebeke Etkileşimli Eviriciler — Genel Bir Bakiş, *J. Fac. Eng. Arch. Gazi Univ.*, 2009, **24**(3), 409-424.

[30] Beşer E., Anahtarlama Elemanı Sayısı ve Harmonik Optimizasyonu ile Bir Fazlı Çok Seviyeli Evirici Tasarımı, Doktora Tezi, Kocaeli Üniversitesi, Fen Bilimleri Enstitüsü, Kocaeli, 2009, 259446.

[31] Babaei E., Moeinian M.S., Asymmetric Cascaded Multilevel Inverter With Charge Balance Control Of A Low Resolution Symmetric Subsystem, *Energy Conversion and Management*, 2010, **51**(11), 2272–2278

[32] Teichmann R., Bernet, S., A Comparison Of Three-Level Converters Versus Two-Level Converters For Low Voltage Drives, Traction, And Utility Applications, *IEEE Transactions on Industrial Electronics*, 2005, **41**(3), 855 – 865.

[33] Khoucha F., Lagoun S.M., Marouani K., Kheloui A., Benbouzid M.E., Hybrid Cascaded H-Bridge Multilevel-Inverter Induction-Motor-Drive Direct Torque Control For Automotive Applications, *IEEE Transactions on Industrial Electronics*, 2010, **57**(3), 892-899.

[34] Perez M.A, Cortes P, and Rodriguez J., Predictive control algorithm technique for multilevel asymmetric cascaded H-bridge inverters, *IEEE Transactions on Industrial Electronics*, 2008, **55**(12), 4354–4361.

[35] Renge M. M., Suryawanshi H. M., Five-Level Diode Clamped Inverter To Eliminate Common Mode Voltage And Reduce Dv/Dt In Medium Voltage Rating Induction Motor Drives, *IEEE Transactions On Power Electronics*, 2008, **23**(4), 1598–1607.

[36] Yidan L., Bin W., A Novel DA Voltage Detection Technique In The CHB Inverter-Based STATCOM, *2008 IEEE Power and Energy Society General Meeting - Conversion and Delivery of Electrical Energy in the 21st Century;* Pittsburgh, PA, USA, 20-24 July 2008.

[37] Barrena J. A., Marroyo L., Vidal M. A. R., Apraiz J. R. T., Individual voltage balancing strategy for PWM cascaded H-bridge converter-based STATCOM, *IEEE Transactions on Industrial Electronics*, 2008, **55**(1), 21–29.

[38] Lezana P., Aguilera R, and Quevedo D. E., Model Predictive Control Of An Asymmetric Flying Capacitor Converter, *IEEE Transactions on Industrial Electronics*, 2009, **56**(6), 1839–1846.

[39] Villanueva E., Correa P., Rodriguez J., Pacas M., Control Of A Single-Phase Cascaded H-Bridge Multilevel Inverter For Grid-Connected Photovoltaic Systems, *IEEE Transactions on Industrial Electronics*, 2009, **56**(11), 4399–4406.

[40] Akagi H., Hatada T., Voltage Balancing Control For A Three-Level Diode-Clamped Converter In A Medium-Voltage Transformerless Hybrid Active Filter, *IEEE Transactions On Power Electronics*, 2009, **24**(3), 571–579.

[41] Yazdani A., Iravani R., A Neutral-Point Clamped Converter System For Direct-Drive Variable-Speed Wind Power Unit, IEEE Transactions On Energy Conversion, 2006, **21**(2), 596–607.

[42] Vazquez S., Leon J. I., Carrasco J. M., Franquelo L. G., Galvan E., Reyes M., Sanchez J. A., Dominguez E., Analysis Of The Power Balance In The Cells Of A Multilevel Cascaded H-Bridge Converter, *IEEE Transactions on Industrial Electronics* 2010, **57**(7), 2287–2296.

[43] Khazraei M., Sepahvand H., Corzine K. A., Ferdowsi M., Active Capacitor Voltage Balancing In Single-Phase Flying-Capacitor Multilevel Power Converters, *IEEE Transactions on Industrial Electronics* 2012, **59**(2), 769–778.

[44] Gupta K. K., Ranjan A., Bhatnagar P., Sahu L. K., Jain S., Multilevel Inverter Topologies With Reduced Device Count: A Review, *IEEE Transactions On Power Electronics*, 2016, **31**(1), 135-151.

[45] Najafi E., Yatim A.H.M., Design And Implementation Of A New Multilevel Inverter Topology, *IEEE Transactions on Industrial Electronics* 2012, **59**(11), 4148-4154.

[46] Sarikurt T., Ozturk O., Balikci A., Simplified Multilevel Inverter Model And Its Control With Selective Harmonic Elimination Method, *Electrical, Electronics and Computer Engineering (ELECO),* Bursa, Turkey, 2-5 Dec. 2010.

[47] Gulec H.H., Fibonacci Dizileri Ve Fibonacci Matrislerinin Determinantları, Normları Üzerine Bir Çalışma, Yüksek Lisans Tezi, Selçuk Üniversitesi, Fen Bilimleri Enstitüsü, Konya, 2007, 212400

[48] Yaşar F., Fibonacci Sayı Türleri ve Kuaterniyonlarda kullanımı, Yüksek Lisans Tezi, Gaziantep Üniversitesi, Fen Bilimleri Enstitüsü, Gaziantep, 2016, 444427

[49] Kazdaloğlu A., Çakir B., Bilimler ve İlim; Kainatta İlahi Oran, *Uluslararası Sosyal Ve İslami Bilimler Konferansı*, Kocaeli, Türkiye, 22 Aralık 2017

[50] Yilmaz E.M., Selçuklu Dönemi Medreselerinde Altin Oran-Estetik İlişkisi: Konya Örneği, Yüksek Lisans Tezi, Selçuk Üniversitesi, Fen Bilimleri Enstitüsü, Konya, 2017, 453524

[51] Murali S., Narasimha-Shenoi P.G., Golden Ratio In Human Anatomy, Project submitted to the Department of Science and Technology as part of the Summer Vacation Research Work, *Department of Mathematics Government College Chittur*, 171, 15, 2009

[52] Çelik K., Grafik Tasarım Ürünü Olan Afiş Tasarımında Altın Oranın Önemi, Gazi Üniversitesi, Güzel Sanatlar Enstitüsü, Ankara, 2017, 469352

[53] Güzel S., Bingöl O., SDGM Tekniği ile Çok Seviyeli Kaskat H-Köprü Eviricilerin Karşılaştırılması, *Süleyman Demirel University Journal of Natural and Applied Sciences*, 2015, **19**(3), 39-47.

[54] Deniz E., Altun H., Beş Seviyeli Izole DA Kaynaklı Kaskat Inverterin SDGM Teknigi Ile Kontrolü, *SAÜ. Journal of Science*, 2007, **11**(1)1, l-9,.

[55] Bodur H., *Güç Elektroniği*, 4. Baskı, Birsen yayınevi, İstanbul, Türkiye, 2017

[56] https://www.mitsubishielectric-mesh.com/products/pdf/cm150dy-24a_e.pdf, (01.06.2017).

[57] http://3eelectrotech.com.tr/arsiv/yazi/IGBT-surucu-cyky-performansynyn-hesaplanmasy#sthash.uxGAZCcd.dpuf, (01.06.2017).

[58] https://gate_driver.power.com/sites/default/files/product_document/application_manual/2BB0108T_Manual.pdf, (01.06.2017).

[59] Bakan A.F., Bodur H., Aksoy İ., Altıntaş N., Determination of the Snubber Capacitors in IGBT Based Full Bridge PSPWM DC-DC Converter, *Elektrik-Elektronik, Bilgisayar Mühendisliği Sempozyumu ELECO 2008,* Bursa, Türkiye, 26-30 Kasım 2008.

[60] Yaren T., Süel V., Yeniaydin Y., Sakaci B., Kizir S, STM32F4 Kiti ile Simulink Tabanlı Kontrol Eğitimi Uygulamaları Geliştirme, *Ulusal Ototmatik Kontrol Konferansı*, Kocaeli, Türkiye, 11-13 Eylül 2014.

## KİŞİSEL YAYINLAR VE ESERLER

[1] **Kazdaloglu A.**, Cakir B., A New SPWM Technique Implemented Using A Carrier Signal For Multi-Level Inverters, *International Conference on Advanced Technologies (ICAT18),* Antalya, Türkiye, 30 Nisan – 1 Mayıs 2018.

[2] **Kazdaloglu A.**, Cakir B., Control of SPWM applied 9 level inverter with dSPACE, *International Conference on Advanced Technologies (ICAT18),* Antalya, Türkiye, 30 Nisan – 1 Mayıs 2018.

[3] Aboubacar Y.M., Cakir B., Bilgin M.Z., Erfidan T., **Kazdaloglu A.**, "Design and simulation of a maximum power point tracker using buck converter for photovoltaic system", *Uluslararası Yenilenebilir Enerji Ve Enerji Verimliliği Kongresi (GAPYENEV-2018)*, Şanlıurfa, Türkiye, 10-12 Mayıs 2018.

[4] **Kazdaloglu A.**, Cakir B., Is K., Guneroglu A., Comparison Of The Reduced Number Of Switching Elements Multilevel Inverters, *International Journal of Engineering Sciences Management*, 2017, **7**(4), 35-44.

[5] **Kazdaloglu A.**, Cakir B., Bilimler ve İlim; Kâinatta İlahi Oran, *Uluslararası Sosyal Ve İslami Bilimler Konferansı,* Kocaeli, Türkiye, 22 Aralık 2017.

[6] Basoglu M.E., **Kazdaloglu A.**, Erfidan T., Bilgin M.Z., Cakir B., Performance analysis of different photovoltaic module technologies under İzmit, Kocaeli climatic conditions, *Renewable and Sustainable Energy Reviews*, 2015, **50**, 357-365.

[7] Basoglu M.E., **Kazdaloglu A.**, Erfidan T., Bilgin M.Z., Cakir B., Seasonal based energy performance analyzes of Cd-Te and c-Si photovoltaic modules, *Proceedings of the 2015 IEEE International Conference on Environment and Electrical Engineering, EEEIC 2015*, Roma, Italya, 10-13 June 2015.

[8] **Kazdaloglu A.**, Cakir B., Asimetrik Beslemeli Eviricilerde Besleme Gerilim Seviyeleri için Fibonacci Sayılarının Kullanılması, *Elektrik-Elektronik, Bilgisayar Mühendisliği Sempozyumu ELECO 2014,* Bursa, Türkiye, 27-29 Kasım 2014.

[9] Çoruh N., Erfidan T., **Kazdaloğlu A.**, Çakır B., LED Aydınlatma Sistemleri için DA-DA Dönüştürücü Tasarımı, *3e Electrotech,* Nisan 2013.

[10] **Kazdaloglu A.**, Cakir B., Demir M., Güneroğlu A., Özdemir E., Uçar M., Fotovoltaik Elektrik Üretim Sistemlerinde Kullanilan Çok Seviyeli Eviricilerin İncelenmesi, *IV. Enerji Verimliliği Ve Kalitesi Sempozyumu (EVK 2011),* Kocaeli, Türkiye, 12-13 Mayıs 2011.

[11] **Kazdaloğlu A.**, Ünlü M., Öztürk S., Orta Büyüklükteki Bir İşletme İçin Güneş Ve Rüzgar Enerjisi Kullanılarak Şebeke İle Paralel Çalişabilen Hibrit Enerji Santrali Uygulamasi, *III. Enerji Verimliliği Ve Kalitesi Sempozyumu (EVK 2009)*, Kocaeli, Türkiye, 21-22 Mayıs 2009.

[12] **Kazdaloğlu A.**, Arsoy A.B., Dağıtılmış Üretim sistemlerinin Güvenilirlik İndisleri Üzerine Etkisinin İncelenmesi, , *Elektrik-Elektronik, Bilgisayar Mühendisliği Sempozyumu ELECO 2006,* Bursa, Türkiye, 6-10 Aralık 2006.

[13] Çamur S., Duru T., Arifoğlu B., Beşer E., **Kazdaloğlu A.**, Rüzgar Türbinlerinde Kullanılan Sabit Mıknatıslı Senkron Makinanın Kübik Güç Transferine Uygun Sargı Tekniği ve Kontrol Düzeneğinin Tasarımı ve Uygulanması, *II.Yenilenebilir Enerji Kaynakları Sempozyumu*, İzmir, Türkiye, 15-18 Ekim 2003.

[14] **Kazdaloğlu A.**, Çamur S., Erfidan T., Ürgün S., Mikrodenetleyici Kullanılarak Rüzgar Hızı Ölçme-Kaydetme Cihazı Tasarlanması, *Uluslararası XII. Türkiye Yapay Zeka ve Sinir Ağları Sempozyumu TAINN-2003*, Çanakkale, Türkiye, 02-04 Temmuz 2003.

## ÖZGEÇMİŞ

1978 yılında Kocaeli'de doğdu. İlk, orta ve lise öğrenimini Kocaeli'de tamamladı. 1994 yılında girdiği Kocaeli Üniversitesi Elektrik Mühendisliği Bölümünden mezun olduktan sonra 1 yıl özel bir şirkette Elektrik Mühendisi olarak çalıştı. 2000 yılında Kocaeli Üniversitesi Fen Bilimleri Enstitüsü, Elektrik Mühendisliği Anabilim Dalı'nda Yüksek Lisans öğrenimine başladı aynı yıl Kocaeli Üniversitesi Elektrik Mühendisliği Bölümünde Elektrik Tesisleri Uzmanı olarak göreve başladı. Yüksek Lisanstan mezun olduktan sonra Doktora eğitimine başladı. 2000 yılından beri Kocaeli Üniversitesi Mühendislik Fakültesi Elektrik Mühendisliği Bölümünde Öğretim Görevlisi olarak görev yapmaktadır. Evli ve bir kız çocuğu babasıdır.